LabVIEWCompactRIO?開發(fā)指南24

第5章通過LabVIEW?FPGA定制硬件

本章將介紹了一些練習(xí)，以及使用LabVIEW?FPGA模塊和CompactRIO開發(fā)高性能控制和監(jiān)測系統(tǒng)的高級技巧和技巧。它介紹了推薦的編程實(shí)踐、避免常見錯(cuò)誤方法以及創(chuàng)建快速、高效且可靠的LabVIEW?FPGA應(yīng)用程序的多種方法。

FPGA技術(shù)

FPGA提供了一個(gè)高度并行且可定制的平臺，可以使用該平臺以硬件速度執(zhí)行高級處理和控制任務(wù)。FPGA是由三個(gè)基本組件組成的可編程芯片：邏輯塊、可編程互連和I/O塊。

圖5.1.FPGA由可配置邏輯和I/O模塊組成，通過可編程互連連接在一起

邏輯塊是數(shù)字組件的集合，例如查找表、乘法器和多路復(fù)用器，其中處理數(shù)字值和信號以生成所需的邏輯輸出。這些邏輯塊通過可編程互連連接，將信號從一個(gè)邏輯塊路由到下一個(gè)邏輯塊?？删幊袒ミB還可以將信號路由到I/O模塊，以便與周圍電路進(jìn)行雙向通信。有關(guān)FPGA硬件組件的更多信息，請參閱LabVIEW?FPGA幫助文檔：FPGA硬件概念簡介。

FPGA的時(shí)鐘速率相對低于CPU和GPU，但它們通過允許創(chuàng)建可在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行多個(gè)操作的專用電路來彌補(bǔ)時(shí)鐘速率的差異。結(jié)合與NI可重配置I/O（RIO）設(shè)備上的I/O緊密集成，可以實(shí)現(xiàn)比用處理器解決方案更高的吞吐量和確定性以及更快的響應(yīng)時(shí)間。這有助于我們處理高速流、數(shù)字信號處理（DSP）、控制和數(shù)字協(xié)議應(yīng)用。

由于LabVIEWFPGAVI是合成到物理硬件，因此FPGA編譯過程與傳統(tǒng)LabVIEWforWindows或LabVIEW實(shí)時(shí)應(yīng)用程序的編譯過程不同。為FPGA編寫代碼時(shí)，編寫的LabVIEW代碼與為其他目標(biāo)編寫的代碼相同，但選擇運(yùn)行按鈕時(shí)，LabVIEW內(nèi)部會經(jīng)歷不同的過程。首先，LabVIEW?FPGA生成VHDL代碼，并將其傳遞給Xilinx編譯器。然后，Xilinx編譯器合成VHDL，并將所有合成的組件放置并路由到位文件中。最后，將位文件下載到FPGA。此過程比其他LabVIEW編譯更復(fù)雜，可能需要長達(dá)幾個(gè)小時(shí)，具體取決于設(shè)計(jì)的復(fù)雜程度。在本章的后面部分，將了解有關(guān)調(diào)試和仿真FPGAVI的更多信息，以便可以減少編譯頻率。

圖5.2.?LabVIEW?FPGA開發(fā)流程

建立設(shè)計(jì)流程

根據(jù)LabVIEWFPGA應(yīng)用程序的復(fù)雜性，客戶可能希望快速編寫程序并編譯到硬件，或者可能希望利用內(nèi)置仿真器來調(diào)試、測試和驗(yàn)證代碼，而不必在每次進(jìn)行更改時(shí)都編譯到硬件。這里介紹了一個(gè)推薦設(shè)計(jì)流程示例，以提高在LabVIEW?FPGA中編程時(shí)的效率。

1.建立功能和性能要求

2.設(shè)計(jì)軟件架構(gòu)

3.實(shí)現(xiàn)LabVIEW?FPGA代碼

4.測試和調(diào)試LabVIEW?FPGA代碼

5.優(yōu)化LabVIEW?FPGA代碼

6.將LabVIEW?FPGA代碼編譯到硬件

7.部署系統(tǒng)

接下來的幾節(jié)將介紹此設(shè)計(jì)流程，從實(shí)現(xiàn)LabVIEW?FPGA代碼開始。前兩個(gè)主題已在LabVIEWforCompactRIO開發(fā)員指南第一部分，簡介和基本架構(gòu)中討論。

?

需要說明的是，上述的例程和文檔，都是可以下載的，雙擊即可打開，其中壓縮文件是可以采用粘貼復(fù)制的方式，拷貝到硬盤上。這不是圖片，各位小伙伴看到后嘗試一下，這個(gè)問題就不用加微信咨詢了。有關(guān)LabVIEW編程、LabVIEW開發(fā)等相關(guān)項(xiàng)目，可聯(lián)系們。附件中的資料這里無法上傳，可去公司網(wǎng)站搜索下載。