給大家展示的這張圖片是研發(fā)代號為“Blue Sky Creek”的測試芯片，這塊芯片上已經(jīng)改進(jìn)完善了背面供電技術(shù)PowerVia。要知道，PowerVia和RibbonFET（全環(huán)繞柵極技術(shù)）是英特爾實現(xiàn)先進(jìn)制程工藝的最牛的兩項底層技術(shù)。按英特爾的代工思路，這兩項技術(shù)是分開研發(fā)的。RibbonFET會在Intel 20A制程節(jié)點上一同推出，但針對Intel 20A和Intel 18A的供電技術(shù)PowerVia則有望提前落地，為代工服務(wù)（IFS）客戶提前供應(yīng)。

PowerVia這個背面供電解決方案看似原理不難解釋，以往電源線和信號線總是搶占芯片上的同一空間，如今將供電放在晶元背后，就能在結(jié)構(gòu)上將兩者分開。它的實現(xiàn)可以在能效和性能兩端提供更加靈活的芯片設(shè)計方案，特別是針對AI或圖形計算上，可以提供尺寸更小、密度更高、性能更強(qiáng)的晶體管設(shè)計方案。在這塊測試芯片上，芯片大部分區(qū)域的標(biāo)準(zhǔn)單元利用率都超過90%，同時單元密度也大幅增加，而且還擁有不錯的平臺散熱性。從指標(biāo)上來看，PowerVia可將平臺電壓（platform voltage）降低了30%，并實現(xiàn)了6%的頻率增益（ frequency benefit）。

給大家深入聊聊這個”背面供電“。芯片廠商們最早將電源線和信號線分開的方案是IMEC開創(chuàng)的“埋入式電源軌”（BPR）。雖然大家都在努力做3D堆疊，但隨著晶體管數(shù)量的提升，堆棧層數(shù)不能無限制增加，供電就是限制堆疊層數(shù)的最大障礙，這是因為目前供電方案是片外穩(wěn)壓器向金屬層供電，要保證電能傳輸?shù)矫總€邏輯單元，電流每經(jīng)過一層金屬層，布線電阻的存在就會損耗一部分電源電壓，所以目前的方案不得不給供電端施加較大電壓。所以背面供電從工程上最直接的好處就是供電電壓可以降低 7 倍之多，這是基于目前模擬方案得出的結(jié)果，并非英特爾的PowerVia。6月11日至16日在日本京都舉行的VLSI研討會，英特爾將會展示這塊測試芯片，屆時不知道英特爾是否會展示具體的供電參數(shù)。

最后聊聊PowerVia的設(shè)計難點：“背面供電”技術(shù)需要將晶體管下方的硅減薄至500nm或者更小，由垂直穿過硅背面的微米級通孔供電，將硅的背面連接到埋入電源軌的底部。硅基層變薄，本來就意味著晶圓制造難度的成倍提升，更難控制電子散溢和穿透，另外，增加供電孔，也給硅基層制作提出了新的要求。

但是，帶來的效益太可觀了，讓芯片廠不得不花大力氣解決這些問題，最大的效益還是剛才提到的，增加晶元密度，目前來看，背面供電是讓芯片邁入2nm的關(guān)鍵性技術(shù)。但在英特爾率先推進(jìn)背面供電方案PowerVia之時，臺積電卻沒啥反應(yīng)。臺積電表示并不打算在第一代N2工藝上使用GAA 晶體管和背面電源軌，估計會在第二代N2才會實現(xiàn)。

最后是說人話階段：

1 . PowerVia提前落地，單獨向代工客戶提供，就無疑增加了英特爾代工業(yè)務(wù)的底牌。未來數(shù)年內(nèi)，英特爾的制程工藝提升極大份額依賴于IDM 2.0代工業(yè)務(wù)是否能獲得廣大Fabless們的歡心。

2. PowerVia供電方案的落地，有利于英特爾在GPU等高密集產(chǎn)品上提供更好的設(shè)計方案，英特爾自身的Arc顯卡有機(jī)會在硬件性能上追上甚至超越競爭對手?；蛟S當(dāng)我們看到A9開頭的Arc顯卡發(fā)布時，就是PowerVia提供的底層支撐。

3. 英特爾率先推PowerVia，我個人認(rèn)為是在解決技術(shù)門檻的策略和底層技術(shù)上領(lǐng)先了臺積電。我已經(jīng)講過很多次，芯片是做出來的，而不是設(shè)計出來的。說起來臺積電的第二代N2和英特爾的Intel 18A都是2025年落地，但如果英特爾已經(jīng)將PowerVia玩了兩三代了，在N2制程上的落地上一定會比臺積電更快。