如何評價tensilica（現(xiàn)被cadence收購）？

以面向應用為主的定制化CPU，可以在其基礎指令集上擴展指令，微架構可以變來變?nèi)?，工具鏈也是機器自動生成。一種（一類）應用設計一種CPU這種設計理念代表了未來的方向嗎？

被瀏覽

64,599

7 個回答

澤衛(wèi)

RISC-V業(yè)者，網(wǎng)絡系統(tǒng)研究，唐長安城市史愛好者

用自己之前的一篇書評文章來回答這個問題？

一直以來總覺得這本書應該叫“以專用處理器為核心的SoC設計"，感覺書里并不是講“復雜的SoC設計”，雖然表面上英文書名直譯過來是這意思，可能作者覺得他這種SoC設計理念相對復雜吧，還是先談談跟這本書的淵源吧。

現(xiàn)在回想起來，5年前還在上研究生，當時也不知道是什么原因，從圖書館借了這本書，放在手邊翻著看。也許是因為作者Chris Rowen在上海的演講，他特別提到tensilica的設計哲學和FPGA的異同，這讓當時過度崇拜FPGA的我產(chǎn)生了強烈的好奇心，可惜當時對專用指令集處理器設計的理解太淺薄，根本看不明白書里面在講什么。

書倒是經(jīng)常翻，知道了一些名詞，雖說受到了tensilica

這種SoC設計哲學的沖擊，但實際上沒有什么真正有價值的體會。以為是醍醐灌頂，后來才明白只是感覺說法新穎而已。不過，經(jīng)此一役，對這本書/這家公司/這個作者有一種莫名的向往。畢業(yè)后，也還是從單位借了這本書，說不上來為什么，總是覺得書中自有“顏如玉”。直到開始接觸專用處理器設計的項目，才有那么一絲絲豁然開朗的感覺。

要說還得從那本經(jīng)典的《計算機體系架構：量化分析方法

》說起，此書可以說是計算機界的奇書，沒有之一，三十年來出了四版。兩位作者都是大仙，一個是斯坦福大學校長，另一個是是RISC的發(fā)明人，看這本書，讓我第一次清楚的感受到處理器設計的門檻之高，涉及技術領域之廣，這還不算，按照我的理解：處理器設計工程師要不斷地做選擇題，連環(huán)迭代式選擇題，一旦有一處選擇錯誤，就會導致整個設計垮掉。作為一名工程師，有時候最怕的是井底之蛙，反而清楚了山有多高，總是會慢慢接近山頂?shù)摹?/p>

再來看看《復雜SoC設計》中提到的專用指令集處理器設計，專用指令集處理器也叫ASIP，典型的有GPU和NP，前一個是針對圖形處理的，后一個是針對網(wǎng)絡處理的。這個概念本身很好理解，針對某一類應用設計一套指令集，相對應的是一種處理器體系結構。但是要想真正從某一類應用出發(fā)設計出一個處理器，那困難大了去了，你先的抽象出一般共性的指令集，然后選擇合適的體系結構，根據(jù)指令集去調(diào)整優(yōu)化這個結構，最后指令集和體系結構逐步收斂。期間還要考慮一整套處理器工具鏈的設計和實現(xiàn)。要想了解這里面的東東，可以閱讀《Processor Design SoC Computing for ASICs and FPGAs

》這本書，相對具體的例子是《Embedde DSP Processor Design

》這本書，介紹怎樣去設計一種專用DSP。

如果你能順暢的閱讀這兩本書，還能被那本奇書嚇到，這時再來讀《復雜SoC設計》，此時相信你會理解大部分的內(nèi)容，當然也會再次仰天慨嘆chris rowen博士的牛逼之處，這老小子還是有先見之明。說白了，他準備把專用指令集處理器設計的門檻給降一降，把設計周期給減一減（從奇書里面你能體會到設計處理器乃最復雜之事）。他巧妙的選擇了一個處理器原型/指令集（Xtensa，據(jù)說也是來自MIPS），你可以針對你的目標應用，對這個處理器原型進行修修補補，尤其是他們提供了一個強大的軟件工具，你只需要用一種高級語言描述你的處理器，就會自動產(chǎn)生處理器相關的工具鏈和最終的RTL代碼/網(wǎng)表。整個過程比重新開始一個新指令集/體系結構要容易的多。

這里面蘊含著一種設計哲學：要想從用戶需求側(cè)設計一種復雜的系統(tǒng)，相對簡單的思路是選擇一種熟悉的、通用的系統(tǒng)原型，進行修修補補，迭代收斂完成最終的設計。

再回到這本書，前三章chris rowen

在談自己對SoC設計的一些看法，第四章講了復雜SoC設計的挑戰(zhàn)，其實主要是多核處理器設計時，處理器之間通信軟硬件設計思路和實現(xiàn)。第五六章分別從軟硬件視角講tensilica的專用處理器設計，第七章又開始講自己對處理器和多核設計的內(nèi)容，同時介紹了他們用來描述處理器的高級語言。第八章對未來的SoC設計進行了展望，特別提出他采用了克里斯滕森教授的破壞性創(chuàng)新理論來分析他們的處理器設計哲學。說實話，這老小子我也甚是佩服，因為《復雜SoC設計》，在三年前我看了吳潛龍先生翻譯的《創(chuàng)新者的窘境

》一書，看了這書我忍不住又要仰天慨嘆了。也向吳先生致敬，破壞性創(chuàng)新理論后面兩本書的中譯本都略遜于吳的版本，看了先生的后記，就知道譯者之艱難。

此書的一句話評價： 不是一本簡單的設計流程的書，體現(xiàn)了一種SoC設計哲學，其實要交給你一種處理器設計流程。

最后附上梁文道的一段話，我覺得閱讀技術類書籍也是同樣的道理：

一個人，他看不懂任何更深入的學術著作，他只看于丹

的書，只看易中天的書，這既不是一種錯誤，更不是不道德，這很可能只是一種不幸。讀書讀得越多，越發(fā)現(xiàn)真正要讀懂我們心目中所謂的經(jīng)典名著，你可能要有一點運氣。比如你要生長在一個不錯的家庭，有挺好的家庭教育，小學、中學都受到不錯的教育，而且前提是你有受教育的機會。你慢慢走過這樣一條幸運的軌跡，透過教育的養(yǎng)成培養(yǎng)出一種閱讀的能力，這種能力幫助你讀到很多人沒辦法讀進去的書。
（強烈建議有興趣的同學對照中文版看英文版，原因你懂得！）

發(fā)布于 2014-07-27 15:48

Wei S

明月直入，無心可猜。

這種理論代表了過去，而不是未來。

有個數(shù)據(jù)，大約2003年，網(wǎng)絡電信專用設備硬件和軟件的投資比80:20的樣子，而2008年基本就已經(jīng)逆轉(zhuǎn)成20:80的樣子。

添加指令，是犧牲軟件的兼容性來增加硬件性能。

因此當軟硬件投資比例發(fā)生逆轉(zhuǎn)的時候，過去的一些好技術，就不再有市場。這解釋了intel干倒了一堆高性能的CPU，也解釋了ARM的崛起，也解釋了Tesillica不能獨立運營，只能被收購。

發(fā)布于 2016-04-17 12:00

其實我是老莫

本碩博都是通信與信息系統(tǒng)專業(yè)畢業(yè)，但在微電子學院搞計算機系統(tǒng)結構研究的大學老師。

專用指令集處理器嘛……個人覺得真是沒前途。

如果真要加速什么的，直接用個硬件加速器嘛。以前考慮專用指令集處理器，還是有“可編程性”的考慮。說白了是一種“晶體管短缺時代”的做法?，F(xiàn)在嘛，依靠FPGA咯。

發(fā)布于 2016-04-17 12:33

朱元

手捧明月摘星辰,珠圓玉潤我輩人.等閑閱得華章句,{字數(shù)限制}

現(xiàn)在騰訊云上面都已經(jīng)可以fpga交易了，估計fpga很快就有通用的框架出現(xiàn)。估計比一般的turn key更方便。

發(fā)布于 2017-03-05 22:33

知乎用戶NEZfWQ

我覺得tensilica只是瞄準了一塊市場需求，而這塊市場需求在近期的未來越來越大

從技術方面說，tensilica的cpu定位并不高端，大概就是ARM cortex M3這類通用廉價cpu好一些的水平，比M7可能略次一些。但他們在定制方面確實做的非常好，area/power/speed 偏好可以自由切換。和ARM的選擇比起來，這一點實在是太爽了，沒有用到的功能直接統(tǒng)統(tǒng)砍掉，還可以根據(jù)speed需求customize面積，從低端到高端幾乎是無縫對接，非常節(jié)約面積。另外tensilica直接打包所有的總線連接選擇，比如AHB/APB/AXI，對各種debug通用協(xié)議支持也很好，對于小公司著實是節(jié)約不少精力。

從市場角度來說，我覺得tensilica未來主要在兩個點比較受歡迎。

一個是IoT(internet of things)芯片，這類芯片廉價數(shù)量大，對性能要求不高，只要能有基本功能就行，誰都可以做。tensilica這種打包從前端支持到后端turn key的方式對小公司太友好了。

另外一個方面是現(xiàn)在的大型SoC中（比如video芯片，baseband芯片），除了主cpu外，可能需要一個resource manager/controller這樣可以用軟件控制各種模式/功能的角色。這類SoC銷量都很大，不少大公司都在用。

編輯于 2016-05-13 10:05

xavier

用過，以前還有點用，后來越來越多功能從core上拿出去，最后就一雞肋。

發(fā)布于 2019-01-21 13:54

饅頭君

初來乍到

tensilica本來就不是瞄準的通用處理器市場，而是瞄準了音視頻等邏輯簡單但是數(shù)據(jù)量大的環(huán)節(jié)做出的soc。tensilica發(fā)展的方向是:不被普通消費者感覺到，但是無處不在的存在。

處于通用處理器和fpga的中間:

通用性能/功能: 通用soc> tensilica > fpga

定制領域性能（如處理音頻的性能）：fpgg > tensilica > 通用soc

靈活性：fpgg > tensilica > 通用soc

完成同等功能所需要的開發(fā)周期：fpgg > tensilica > 通用soc

半定制環(huán)境開發(fā)成本（物料及開發(fā)成本）：fpgg/通用soc > ?tensilica

綜上所述：tensilica旨在降低專用功能上的開發(fā)成本，在資本市場上，只要能降低成本就有發(fā)展空間。他注定不會成為未來的頂梁柱，而是未來龐大機器的螺絲釘。

-----------------------------吐槽的分割線-------------------------------

用了下tensilica的用于開發(fā)XTensa的Xplorer，對于一個做通用soc驅(qū)動的我來說是真難用。

創(chuàng)建個模擬的configration都抓爛了頭皮，搞了兩天硬是沒編出個hello world

編輯于 2017-10-20 17:49