沒想到再次更新就是三個(gè)月之後，最近實(shí)在忙碌好慚愧阿(摀面)，本來想說這學(xué)期因?yàn)橛行蘖?xí)學(xué)校開的「積體電路工程」這門課，就努力更新Slivaco TCAD的教程，沒想到這門課在今年這門課的模擬工具改成了Sentaurus TCAD，Sentaurus?TCAD 零基礎(chǔ)的我猝不及防，只好先埋首研究這款新工具(當(dāng)然這是藉口之一2333)。
　　不過因?yàn)閷?duì)Sentaurus?TCAD的使用越來越純熟，現(xiàn)在反而對(duì)Sentaurus?TCAD更熟悉，或許哪天更新完Slivaco TCAD的教程後會(huì)開始寫Sentaurus?TCAD的教程也說不定。畢竟筆記打了都打了，公開給大家有甚麼不好呢？

前言說的有點(diǎn)多，接續(xù)上回我們?cè)倏吹诙€(gè)範(fàn)例。

參考資料：【公開課】集成電路工程（基于Silvaco TCAD，臺(tái)灣大學(xué)，積體電路工程/集成電路工藝）

這次的練習(xí)主要是要觀察著名的 基板效應(yīng)/基體效應(yīng)(Body Effect/Substrate Bias Effect) 。
這個(gè)效應(yīng)主要是因?yàn)橐话鉓OSFET在工作時(shí)會(huì)讓S端與B端(Source與Body)的電壓相等，但實(shí)際上有時(shí)我們會(huì)刻意或意外地讓兩端電壓不相等，結(jié)果導(dǎo)致元件的 臨界電壓/閾值電壓[(threthold voltage)?發(fā)生改變。

想深入了解這個(gè)效應(yīng)可以參考許多有名的半導(dǎo)體元件物理(半導(dǎo)體器件物理)的教材，例如：

Neamen - Semiconductor Physics And Devices
Chenming Hu - Modern Semiconductor Devices For Integrated Circuits

或是等我碩士畢業(yè)後(明年8月之後)會(huì)把我的半導(dǎo)體元件物理筆記書大整理後公開出來，對(duì)不起實(shí)在有太多知識(shí)要學(xué)太忙了(淚奔
最後再囉嗦一下，我把代碼以圖片形式放上來不是不希望大家直接複製，而是有顏色比較好看(純私心)，希望當(dāng)大家要跟著練習(xí)時(shí)，善用 OCR 軟體(Optical Character Recognition Software，文字識(shí)別軟件、圖片文字識(shí)別軟件) ，把截圖丟上去再稍微修正辨識(shí)錯(cuò)誤的地方。不然盯著電腦螢?zāi)蝗斯け孀R(shí)很傷眼睛阿。(真的很偷懶的童鞋可以私信我我可以直接貼代碼給你，如果我有空的話 _(:3 」∠)_ )

言歸正傳，因此我們這次就讓原本電壓為0的V_Body電壓不為零，然後觀察元件狀態(tài)的改變。
先偷窺一下這是我們最後想建立的元件的樣貌：

第一部分：建立元件結(jié)構(gòu)

一樣先用 go atlas 來啟動(dòng) atlas 程序、並預(yù)設(shè) MESH 寬度為1。
接著定義出x, y的網(wǎng)格位置。這是本次希望的設(shè)計(jì)，沒有硬性規(guī)定一定要怎麼設(shè)定，但一樣會(huì)建議越重要的地方(如通道處、元件發(fā)生崩潰處)，網(wǎng)格要設(shè)定越密。若無明講，這裡預(yù)設(shè)的單位都是um。

第二部分：標(biāo)定區(qū)域

接著劃定不同區(qū)域的邊界、指定材料、標(biāo)上編號(hào)。忘了的話可以參考第一回的區(qū)域設(shè)定的部分：

【小問題】這次的區(qū)域是先定義一整塊矽基板、接著定義氧化層、再定義多晶閘極，最後定義三個(gè)區(qū)域要是鋁。然而觀察這結(jié)構(gòu)後發(fā)現(xiàn)這有點(diǎn)麻煩。聰明如你，想得到更簡(jiǎn)單的順序嗎？

第三部分：指定電極與摻雜

電極的指定比較直觀，給出 名字加上區(qū)域名/位置 即可。

摻雜的部分如果是均勻摻雜那也很簡(jiǎn)單很直觀。值得一提的是
DOPING uniform reg=1 x.min=0 ? ?x.max=1.2 ?y.min=0 ? ? y.max=10 ? ?p.type conc=1e17
這句完全可以改成：
DOPING uniform reg=1 p.type conc=1e17
這是因?yàn)槲覀兙褪且仍O(shè)定整個(gè)區(qū)域1都是這個(gè)摻雜濃度。其於狀況都是在某區(qū)域內(nèi)做小範(fàn)圍的設(shè)定。

下圖是執(zhí)行第一二行摻雜代碼後的分佈：

假如是高斯分佈的摻雜：
x.min與x.max參數(shù)指定了x方向摻雜上下界，取而代之可以寫x.left與x.right
junc參數(shù)同義於JUNCTION參數(shù)與Y.JUNCTI參數(shù)，用於定義此高斯分佈的y方向摻雜的特徵長(zhǎng)度
rat參數(shù)同義於RATIO.LATERAL參數(shù)與XY.RATIO參數(shù)，用於定義X方向的摻雜濃度分佈/Y方向的摻雜濃度分佈

以下為剩餘四行摻雜代碼執(zhí)行後的結(jié)果：

註：本來的想法是每寫一行摻雜代碼後就寫一行?SAVE outf=～ 來儲(chǔ)存結(jié)構(gòu)，然而實(shí)踐發(fā)現(xiàn)當(dāng)寫下?SAVE outf=～ 後，無法延續(xù)先前的狀態(tài)繼續(xù)編寫結(jié)構(gòu)，會(huì)報(bào)錯(cuò)：

第四部分：表明要輸出哪些參數(shù)，必須寫於SAVE前

OUTPUT 關(guān)鍵字指名要把導(dǎo)帶、價(jià)帶資訊輸出。想知道有哪些參數(shù)可以輸出可以參考ATLAS的手冊(cè)(user's manuel)：

第五部分：數(shù)學(xué)模型設(shè)定

MODELS 關(guān)鍵字讓ATLAS知道我們要參考甚麼模型來作模擬，不指定當(dāng)然也可以。
INTERFACE 關(guān)鍵字可以設(shè)定在異質(zhì)材料接面處的性質(zhì)，qf當(dāng)然就是界面處的固定電荷的濃度。雖說是「設(shè)定在異質(zhì)材料接面處的性質(zhì)」，但如果要設(shè)定 Dit (界面處的缺陷能階密度，interface defect TRAPs density)，需要用?INTTRAP 關(guān)鍵字。
METHOD?關(guān)鍵字則是設(shè)定以newton法求解，itlimit設(shè)定迭代次數(shù)上限是25次、maxTRAP設(shè)定總共求4次解避免發(fā)散。

第六部分：實(shí)際解電性

注意在ATLAS中的註解是以單井字完成。先加VG，接著再加VD以繪製ID-VD圖

接著再解ID-VG，所以就先加VD，再加VG。

第七部分：結(jié)果

　以下是模擬出來的結(jié)果：

當(dāng)顯示顏色分布的"contour"有被激活時(shí)，可以到"Define"那裏點(diǎn)"Contour"，切換顯示的資訊：

Quantity處可以選擇要顯示甚麼物理量、其餘還可以選擇scale、顏色等等。

以上就是這回的內(nèi)容，下回我們會(huì)介紹負(fù)責(zé)製程模擬的ATHENA同學(xué)，如何模擬元件製程(工藝仿真)來製作元件然後模擬電性～再請(qǐng)大家期待一下!　我是丹丹，期待我們下次再見!