鏈接：https://pan.baidu.com/s/1fBT1EBc7SdhbnjwhL92NEg?pwd=uchu?

提取碼：uchu

只需編程基礎(chǔ)
從零開始設(shè)計和實(shí)現(xiàn)CPU
CPU、總線、內(nèi)存、I/O
自己組一個簡單的計算機(jī)系統(tǒng)
實(shí)踐性
從硬件到軟件，統(tǒng)統(tǒng)自己動手

內(nèi)容提要

《CPU自制入門》教讀者制作原創(chuàng)的計算機(jī)系統(tǒng)。章以介紹CPU為主，同時介紹如何制作存儲程序與數(shù)據(jù)的內(nèi)存、輸入與輸出的I/O以及將這些模塊連接起來的總線，這些模塊可以組一個簡單的計算機(jī)系統(tǒng)。為了讓這個計算機(jī)系統(tǒng)運(yùn)轉(zhuǎn)起來，第2章介紹電路板的設(shè)計和制作。第3章為這個計算機(jī)系統(tǒng)編寫程序，并上機(jī)測試。 《CPU自制入門》可以幫助軟件工程師了解硬件與底層，開發(fā)出高效代碼。硬件工程師可以在該書基礎(chǔ)上設(shè)計定制硬件，開發(fā)高速計算機(jī)系統(tǒng)。相信讀者可以在《CPU自制入門》的閱讀過程中，體會到自制計算機(jī)系統(tǒng)的樂趣。

目錄

章CPU的設(shè)計與實(shí)現(xiàn)
1.1序
1.2計算機(jī)系統(tǒng)
1.2.1什么是計算機(jī)
1.2.2什么是CPU
專欄CPU的位寬
1.2.3什么是內(nèi)存
1.2.4什么是I/O
專欄字節(jié)序
1.2.5什么是總線
專欄總線的優(yōu)缺點(diǎn)
1.2.6小結(jié)
專欄計算機(jī)相關(guān)書籍
1.3數(shù)字電路基礎(chǔ)
1.3.1什么是數(shù)字電路
1.3.2數(shù)值表達(dá)
1.3.3有符號二進(jìn)制數(shù)
專欄比特和字節(jié)
專欄1K字節(jié)有多大
1.3.4MOSFET的結(jié)構(gòu)
1.3.5邏輯運(yùn)算
1.3.6CMOS基本邏輯門電路
1.3.7存儲元件
專欄建立時間與保持時間
1.3.8組合電路和時序電路
1.3.9時鐘同步設(shè)計
1.3.10小結(jié)
專欄數(shù)字電路相關(guān)書籍
1.4Verilog HDL語言
1.4.1什么是Verilog HDL
1.4.2電路描述
專欄默認(rèn)網(wǎng)絡(luò)類型
專欄組合電路描述中鎖存器的推定與Don’t care
專欄正邏輯與負(fù)邏輯
1.4.3電路仿真
專欄同步電路中信號變化的時序
1.4.4Verilog HDL的仿真環(huán)境
1.4.5小結(jié)
專欄Verilog HDL相關(guān)書籍
1.5系統(tǒng)藍(lán)圖
1.5.1目標(biāo)系統(tǒng)整體介紹
1.5.2關(guān)于本章中的代碼
專欄字編址與字節(jié)位移
1.6總線的設(shè)計與實(shí)現(xiàn)
1.6.1總線的設(shè)計
1.6.2總線的實(shí)現(xiàn)
1.6.3小結(jié)
1.7存儲器的設(shè)計與實(shí)現(xiàn)
1.7.1FPGA的RAM區(qū)域
1.7.2ROM的設(shè)計與實(shí)現(xiàn)
1.7.3小結(jié)
專欄存儲器相關(guān)書籍
1.8AZ Processor的設(shè)計與實(shí)現(xiàn)
1.8.1關(guān)于CPU
專欄CPI和MIPS值
1.8.2AZ Processor的設(shè)計
專欄指令集架構(gòu)與微架構(gòu)
1.8.3AZ Processor的實(shí)現(xiàn)
1.8.4小結(jié)
專欄計算機(jī)架構(gòu)相關(guān)書籍
1.9I/O的設(shè)計與實(shí)現(xiàn)
1.9.1定時器
1.9.2UART
專欄UART實(shí)例
1.9.3GPIO
1.9.4小結(jié)
專欄I/O相關(guān)書籍
1.10AZPR SoC整體連接
1.10.1各模塊的連接
1.10.2時鐘模塊的實(shí)現(xiàn)
1.10.3頂層模塊的實(shí)現(xiàn)
1.10.4小結(jié)
1.11AZPR SoC的仿真
1.11.1仿真模型的編寫
1.11.2Testbench的編寫
1.11.3執(zhí)行仿真
1.11.4小結(jié)
1.12本章總結(jié)

第2章電路板的設(shè)計與制作
2.1序
2.2電路板規(guī)格
2.2.1電路板名稱
2.2.2電路板的構(gòu)成
2.2.3電路板尺寸
2.2.4電路板層數(shù)
2.2.5FPGA選型
2.2.6外圍電路的選定
專欄關(guān)于FPGA
專欄關(guān)于JTAG
2.3元件選型
2.3.1元件選型標(biāo)準(zhǔn)
2.3.2元件選型
2.3.3元件的選購
2.4電路設(shè)計
2.4.1下載規(guī)格書
2.4.2配置電路
2.4.3外圍電路
2.4.4電源電路
2.4.5電路板設(shè)計環(huán)境
2.4.6使用Eagle設(shè)計電路圖
專欄關(guān)于ULP
專欄Eagle使用方法相關(guān)的書籍/說明書
2.4.7完成的電路圖
2.5布局設(shè)計
2.5.1電路板設(shè)計約束條件及布線策略
2.5.2FPGA板的布局設(shè)計
2.5.3電源板的布局設(shè)計
2.5.4使用Eagle布局
2.5.5完成的布局
2.6制作元件庫
2.6.1制作Symbol
2.6.2制作Package
2.6.3制作Device
2.7電路板3D模型
2.7.1軟件使用說明
2.7.2準(zhǔn)備3D模型庫
專欄關(guān)于3D模型庫的管理
2.7.3制作電路板模型
2.8制作感光板電路板
2.8.1整體流程
2.8.2制作光罩
2.8.3粘合光罩
2.8.4曝光
2.8.5顯像
2.8.6蝕刻
2.8.7阻焊劑
2.8.8開孔
2.8.9在背面安裝VPort接頭時的處理
2.8.10制作通孔
2.8.11飛線
2.9使用電路板制造服務(wù)
2.9.1電路板制造服務(wù)
2.9.2DRC
2.9.3輸出Gerber數(shù)據(jù)
2.9.4檢查Gerber數(shù)據(jù)
專欄執(zhí)行DFM檢查的方法
專欄阻焊層遮罩的印刷設(shè)置
2.9.5向P板.公司下單制板
專欄拼板數(shù)據(jù)的準(zhǔn)備
2.9.6向OLIMEX公司下單制板
2.10組裝電路板
2.10.1電源板
2.10.2組裝FPGA板
2.11功能測試
2.11.1識別FPGA
2.11.2診斷程序
2.12本章總結(jié)

第3章編程
3.1序
3.2開發(fā)環(huán)境
3.2.1準(zhǔn)備工作
3.2.2FPGA開發(fā)環(huán)境
3.2.3ISE WebPACK
3.2.4UrJTAG
專欄cblsrv-0.1_ft2232
3.2.5交叉匯編程序
3.2.6個程序
3.3串口通信
3.3.1安裝TeraTerm
3.3.2編寫程序
專欄子程序
專欄ASCII碼
3.3.3執(zhí)行程序
3.4程序加載器
3.4.1XMODEM協(xié)議
3.4.2編寫程序
3.4.3編寫加載測試程序
3.4.4執(zhí)行程序
3.5中斷與異常
3.5.1什么是中斷
3.5.2編寫程序
3.5.3執(zhí)行程序
3.5.4什么是異常
3.5.5編寫程序
3.5.6執(zhí)行程序
3.6七段數(shù)碼管
3.6.1什么是七段數(shù)碼管
3.6.2七段數(shù)碼管的控制
3.6.3七段數(shù)碼管計數(shù)器概要
3.6.4編寫程序
3.6.5執(zhí)行程序
3.7制作一個實(shí)用程序
3.7.1功能概要
3.7.2制作程序
3.7.3執(zhí)行程序
3.8結(jié)語

謝辭
后記
版權(quán)聲明