《計(jì)算機(jī)組成原理》復(fù)習(xí)總結(jié)

?

第一章 計(jì)算機(jī)系統(tǒng)概論

?

電子數(shù)字計(jì)算機(jī)的分類（P1）

通用計(jì)算機(jī)（超級計(jì)算機(jī)、大型機(jī)、服務(wù)器、工作站、微型機(jī)和單片機(jī)）和專用計(jì)算機(jī)。

計(jì)算機(jī)的性能指標(biāo)（P5）

數(shù)字計(jì)算機(jī)的五大部件及各自主要功能（P6）

五大部件：存儲器、運(yùn)算器、控制器、輸入設(shè)備、輸出設(shè)備。

存儲器主要功能：保存原始數(shù)據(jù)和解題步驟。

運(yùn)算器主要功能：進(jìn)行算術(shù)、邏輯運(yùn)算。

控制器主要功能：從內(nèi)存中取出解題步驟(程序)分析，執(zhí)行操作。

輸入設(shè)備主要功能：把人們所熟悉的某種信息形式變換為機(jī)器內(nèi)部所能接收和識別的二進(jìn)制信息形式。

輸出設(shè)備主要功能：把計(jì)算機(jī)處理的結(jié)果變換為人或其他機(jī)器所能接收和識別的信息形式。

計(jì)算機(jī)軟件（P11）

系統(tǒng)程序——用來管理整個(gè)計(jì)算機(jī)系統(tǒng)

應(yīng)用程序——按任務(wù)需要編制成的各種程序

?

第二章 運(yùn)算方法和運(yùn)算器

?

課件+作業(yè)

?

第三章 內(nèi)部存儲器

?

存儲器的分類（P65）

按存儲介質(zhì)分類：

易失性：半導(dǎo)體存儲器

非易失性：磁表面存儲器、磁芯存儲器、光盤存儲器

按存取方式分類：

存取時(shí)間與物理地址無關(guān)（隨機(jī)訪問）：

隨機(jī)存儲器RAM——在程序的執(zhí)行過程中可讀可寫

只讀存儲器ROM——在程序的執(zhí)行過程中只讀

存取時(shí)間與物理地址有關(guān)（串行訪問）：

順序存取存儲器 ???磁帶

直接存取存儲器 ???磁盤

按在計(jì)算機(jī)中的作用分類：

主存儲器：隨機(jī)存儲器RAM——靜態(tài)RAM、動態(tài)RAM

只讀存儲器ROM——MROM、PROM、EPROM、EEPROM

Flash Memory

高速緩沖存儲器（Cache）

輔助存儲器——磁盤、磁帶、光盤

存儲器的分級（P66）

存儲器三個(gè)主要特性的關(guān)系：速度、容量、價(jià)格/位

多級存儲器體系結(jié)構(gòu)：高速緩沖存儲器（cache）、主存儲器、外存儲器。

主存儲器的技術(shù)指標(biāo)（P67）

存儲容量：存儲單元個(gè)數(shù)M×每單元位數(shù)N 　　

存取時(shí)間：從啟動讀(寫)操作到操作完成的時(shí)間

存取周期：兩次獨(dú)立的存儲器操作所需間隔的最小時(shí)間 ，時(shí)間單位為ns?！　?/p>

存儲器帶寬：單位時(shí)間里存儲器所存取的信息量，位/秒、字節(jié)/每秒，是衡量數(shù)據(jù)傳輸速率的重要技術(shù)指標(biāo)。 　

SRAM存儲器（P67）

基本存儲元：用一個(gè)鎖存器(觸發(fā)器)作為存儲元。

基本的靜態(tài)存儲元陣列（P68）

雙譯碼方式（P68）

讀周期、寫周期、存取周期（P70）

DRAM存儲器（P70）

基本存儲元：由一個(gè)MOS晶體管和電容器組成的記憶電路。

存儲原理：所存儲的信息1或0由電容器上的電荷量來體現(xiàn)（充滿電荷：1；沒有電荷：0）。

一個(gè)DRAM存儲元的寫、讀、刷新操作（P71）

DRAM的刷新：集中式刷新和分散式刷新（P73）

存儲器容量的擴(kuò)充（P73）

位擴(kuò)展——增加存儲字長（P73）

字?jǐn)U展——增加存儲字的數(shù)量（P73）

字、位擴(kuò)展（P74）

例題（P73）

只讀存儲器ROM（P80）

掩模ROM、PROM、EPROM、EEPROM、Flash 存儲器（P80-86）

并行存儲器（P86）

雙端口存儲器：指同一個(gè)存儲器具有兩組相互獨(dú)立的讀寫控制線路。

多模塊交叉存儲器：連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。對連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬。

cache基本原理（P92）

避免 CPU“空等”現(xiàn)象

CPU 和主存（DRAM）的速度差異

程序訪問的局部性原理

cache由高速的SRAM組成

cache的基本原理（P93）

命中、未命中、命中率（P93）

例題（P94）

cache與主存的地址映射（P94）

全相聯(lián)映像：主存中的任一塊可以映象到緩存中的任一塊。

直接映像：每個(gè)緩存塊可以和若干個(gè)主存塊對應(yīng)；每個(gè)主存塊只能和一個(gè)緩存塊對應(yīng)。

組相聯(lián)映像：某一主存塊 j 按模 u 映射到 緩存 的第 i 組中的 任一塊。

替換算法（P98）

先進(jìn)先出算法（FIFO）：把一組中最先調(diào)入cache的塊替換出去，不需要隨時(shí)記錄各個(gè)塊的使用情況，所以實(shí)現(xiàn)容易，開銷小。

近期最少使用算法（LRU）：將近期內(nèi)長久未被訪問過的行(塊)換出。每行設(shè)置一個(gè)計(jì)數(shù)器，cache每命中一次，命中行計(jì)數(shù)器清零，其它各行計(jì)數(shù)器增1。當(dāng)需要替換時(shí)，比較各特定行的計(jì)數(shù)值，將計(jì)數(shù)值最大的行換出。

最不經(jīng)常使用（LFU）：被訪問的行計(jì)數(shù)器增加1，換值小的行，不能反映近期cache的訪問情況。

隨機(jī)替換：從特定的行位置中隨機(jī)地選取一行換出。

cache的寫操作策略（P99）

寫回法、全寫法、寫一次法（P99-100）

?

第四章 指令系統(tǒng)

?

指令系統(tǒng)（P103）

程序、高級語言、機(jī)器語言、指令、指令系統(tǒng)、復(fù)雜指令系統(tǒng)計(jì)算機(jī)（CISC）、精簡指令系統(tǒng)計(jì)算機(jī)（RISC）（P103）

指令格式（P105）

操作碼：指令操作性質(zhì)的二進(jìn)制數(shù)代碼

地址碼：指令中的地址碼用來指出該指令的源操作數(shù)地址(一個(gè)或兩個(gè))、結(jié)果地址及下一條指令的地址。

三地址指令、二地址指令、一地址指令、零地址指令；三種二地址指令（SS、RR、RS）（P106）

指令字長度、機(jī)器字長（P107）

例題（P110）

操作數(shù)類型（P110）

地址數(shù)據(jù)、數(shù)值數(shù)據(jù)、字符數(shù)據(jù)、邏輯數(shù)據(jù)

尋址方式（P112）

確定本條指令的操作數(shù)地址，下一條欲執(zhí)行指令的指令地址

指令尋址

順序?qū)ぶ贰狿C+1

跳躍尋址——轉(zhuǎn)移類指令

數(shù)據(jù)尋址（P112-116）

立即尋址——形式地址就是操作數(shù)

直接尋址——有效地址由形式地址直接給出

隱含尋址——操作數(shù)地址隱含在操作碼中

間接尋址——有效地址由形式地址間接提供

寄存器尋址——有效地址即為寄存器編號

寄存器間接尋址——有效地址在寄存器中

基址尋址——有效地址=形式地址+基地址

變址尋址——有效地址=形式地址+變址寄存器的內(nèi)容

相對尋址——有效地址=PC的內(nèi)容+形式地址

堆棧尋址——棧頂指針

段尋址

例題（P118）

指令的分類（119）

數(shù)據(jù)處理、數(shù)據(jù)存儲、數(shù)據(jù)傳送、程序控制

RISC技術(shù)（P121）

RISC——精簡指令系統(tǒng)計(jì)算機(jī)

CISC——復(fù)雜指令系統(tǒng)計(jì)算機(jī)

RISC指令系統(tǒng)的特點(diǎn)（P121）

?

第五章 中央處理器

?

CPU的功能（P127）

指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工

CPU的基本組成（P127）

控制器、運(yùn)算器、cache

CPU中的主要寄存器（P128）

數(shù)據(jù)緩沖寄存器（DR）、指令寄存器（IR）、程序計(jì)數(shù)器（PC）、數(shù)據(jù)地址寄存器（AR）、通用寄存器、狀態(tài)字寄存器（PSW）

操作控制器的分類（P130）

時(shí)序邏輯型：硬布線控制器

存儲邏輯型：微程序控制器

指令周期（P131）

取出并執(zhí)行一條指令所需的全部時(shí)間。

指令周期、機(jī)器周期、時(shí)鐘周期（P131）

一個(gè)指令周期含若干個(gè)機(jī)器周期

一個(gè)機(jī)器周期包含若干個(gè)時(shí)鐘周期

取指周期（數(shù)據(jù)流）（P132）

執(zhí)行周期（數(shù)據(jù)流）（P133—138）

時(shí)序信號的作用和體制（P141）

時(shí)序信號的基本體制是電位—脈沖制。數(shù)據(jù)加在觸發(fā)器的電位輸入端D ，打入數(shù)據(jù)的控制信號加在觸發(fā)器的時(shí)鐘脈沖輸入端 CP。電位高低表示數(shù)據(jù)是1還是0，要求打入數(shù)據(jù)的控制信號來之前電位信號必須已穩(wěn)定。

節(jié)拍電位、節(jié)拍脈沖（P142）

控制器的控制方式（P144）

同步控制方式：即固定時(shí)序控制方式，各項(xiàng)操作都由統(tǒng)一的時(shí)序信號控制，在每個(gè)機(jī)器周期中產(chǎn)生統(tǒng)一數(shù)目的節(jié)拍電位和工作脈沖。

異步控制方式：不受統(tǒng)一的時(shí)鐘周期(節(jié)拍)的約束；各操作之間的銜接與各部件之間的信息交換采取應(yīng)答方式。

聯(lián)合控制方式：同步控制和異步控制相結(jié)合的方式，大部分指令在固定的周期內(nèi)完成，少數(shù)難以確定的操作采用異步方式。

微程序控制原理（P145）

微程序控制是指運(yùn)行一個(gè)微程序來實(shí)現(xiàn)一條機(jī)器指令的功能。微程序控制的基本思想：仿照計(jì)算機(jī)的解題程序，把微操作控制信號編制成通常所說的“微指令”，再把這些微指令按時(shí)序先后排列成微程序，將其存放在一個(gè)只讀存儲器里，當(dāng)計(jì)算機(jī)執(zhí)行指令時(shí)，一條條地讀出這些微指令，從而產(chǎn)生相應(yīng)的操作控制信號，控制相應(yīng)的部件執(zhí)行規(guī)定的操作。

微程序、微指令、微命令、微操作（P145）

機(jī)器指令與微指令的關(guān)系（P150）

微命令的編碼方法（P151）

直接表示法：微指令的每一位代表一個(gè)微命令，不需要譯碼。

編碼表示法：把一組相斥性的微命令信號組成一個(gè)小組(即一個(gè)字段)，然后通過小組(字段)譯碼器對每一個(gè)微命令信號進(jìn)行譯碼，譯碼輸出作為操作控制信號。

混合表示法：把直接表示法與字段編碼表示法混合使用，以便能綜合考慮微指令字長、靈活性、速度等方面的要求。

微指令格式（P153）

水平型微指令：是指一次能定義并能并行執(zhí)行多個(gè)微命令的微指令。

垂直型微指令：微指令中設(shè)置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。垂直型微指令的結(jié)構(gòu)類似于機(jī)器指令的結(jié)構(gòu)。

硬連線控制器（P155）

基本思想：通過邏輯電路直接連線而產(chǎn)生的，又稱為組合邏輯控制方式。這種邏輯電路是一種由門電路和觸發(fā)器構(gòu)成的復(fù)雜樹形邏輯網(wǎng)絡(luò)。

三個(gè)輸入：來自指令操作碼譯碼器的輸出；來自執(zhí)行部件的反饋信息；來自時(shí)序產(chǎn)生器的時(shí)序信號，包括節(jié)拍電位信號M和節(jié)拍脈沖信號T。

一個(gè)輸出：微操作控制信號

硬布線控制器的基本原理：某一微操作控制信號C用一個(gè)邏輯函數(shù)來表達(dá)。

并行處理技術(shù)（P161）

并行性的概念：問題中具有可以同時(shí)進(jìn)行運(yùn)算或操作的特性。

時(shí)間并行：讓多個(gè)處理過程在時(shí)間上相互錯(cuò)開，輪流使用同一套硬件設(shè)備的各個(gè)部件，以加快硬件周轉(zhuǎn)而贏得速度，實(shí)現(xiàn)方式就是采用流水處理部件。

空間并行：以數(shù)量取勝。它能真正的體現(xiàn)同時(shí)性

時(shí)間+空間并行：綜合應(yīng)用。Pentium中采用了超標(biāo)量流水線技術(shù)。

流水線的分類（P163）

指令流水線：指指令步驟的并行。將指令流的處理過程劃分為取指令、譯碼、取操作數(shù)、執(zhí)行、寫回等幾個(gè)并行處理的過程段。

算術(shù)流水線：指運(yùn)算操作步驟的并行。如流水加法器、流水乘法器、流水除法器等。

處理機(jī)流水線：是指程序步驟的并行。由一串級聯(lián)的處理機(jī)構(gòu)成流水線的各個(gè)過程段，每臺處理機(jī)負(fù)責(zé)某一特定的任務(wù)。

流水線中的主要問題（P164）

資源相關(guān)：指多條指令進(jìn)入流水線后在同一機(jī)器時(shí)鐘周期內(nèi)爭用一個(gè)功能部件所發(fā)生的沖突。

數(shù)據(jù)相關(guān)：在一個(gè)程序中，如果必須等前一條指令執(zhí)行完畢后，才能執(zhí)行后一條指令。解決數(shù)據(jù)相關(guān)沖突的辦法：為了解決數(shù)據(jù)相關(guān)沖突，流水CPU的運(yùn)算器中特意設(shè)置若干運(yùn)算結(jié)果緩沖寄存器，暫時(shí)保留運(yùn)算結(jié)果，以便于后繼指令直接使用，稱為“向前”或定向傳送技術(shù)。

控制相關(guān)：由轉(zhuǎn)移指令引起的。解決控制相關(guān)沖突的辦法：延遲轉(zhuǎn)移法、轉(zhuǎn)移預(yù)測法。

例題（P165）

?

第六章 總線系統(tǒng)

?

總線的概念（P184）

總線是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。

總線的分類（P184）

內(nèi)部總線——CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線。

系統(tǒng)總線——CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件相互連接的總線。按系統(tǒng)傳輸信息的不同，又可分為三類：數(shù)據(jù)總線，地址總線和控制總線。

I/O總線——中、低速I/O設(shè)備之間互相連接的總線。

總線性能指標(biāo)（P185）

總線寬度：指數(shù)據(jù)總線的根數(shù)。

尋址能力：取決于地址總線的根數(shù)。PCI總線的地址總線為32位，尋址能力達(dá)4GB。

傳輸率：也稱為總線帶寬，是衡量總線性能的重要指標(biāo)。

例題（P193）

總線上信息傳送方式（P190）

串行傳送：使用一條傳輸線，采用脈沖傳送（有脈沖為1，無脈沖為0）。連續(xù)幾個(gè)無脈沖的處理方法：位時(shí)間。

并行傳送：每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送（電位高為1，電位低為0）。

分時(shí)傳送：總線復(fù)用、共享總線的部件分時(shí)使用總線。

總線接口（P192）

I/O接口，也叫適配器，和CPU數(shù)據(jù)的交換一定是并行的方式，和外設(shè)數(shù)據(jù)的交換可以是并行的，也可以是串行的。

總線的仲裁（P193）

集中式仲裁：有統(tǒng)一的總線仲裁器。

鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式、獨(dú)立請求方式（P193—195）

分布式仲裁：不需要中央仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁器和仲裁號。（P195）

總線的定時(shí)（P196）

同步定時(shí)：事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號來確定。

異步定時(shí)：后一事件出現(xiàn)在總線上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上。

PCI總線（P200）

PCI：外圍設(shè)備互連，PCI總線：連接各種高速的PCI設(shè)備。PCI是一個(gè)與處理器無關(guān)的高速外圍總線，又是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，并具有自動配置能力。PCI總線支持無限的猝發(fā)式傳送。即插即用。

?

第七章 外圍設(shè)備

?

外圍設(shè)備的定義和分類（P209）

除了CPU和主存外，計(jì)算機(jī)系統(tǒng)的每一部分都可作為一個(gè)外圍設(shè)備來看待。外圍設(shè)備可分為輸入設(shè)備、輸出設(shè)備、外存設(shè)備、數(shù)據(jù)通信設(shè)備和過程控制設(shè)備幾大類。

磁記錄原理（P210）

計(jì)算機(jī)的外存儲器又稱磁表面存儲設(shè)備。所謂磁表面存儲，是用某些磁性材料薄薄地涂在金屬鋁或塑料表面作載磁體來存儲信息。磁盤存儲器、磁帶存儲器均屬于磁表面存儲器。

磁性材料上呈現(xiàn)剩磁狀態(tài)的地方形成了一個(gè)磁化元或存儲元，是記錄一個(gè)二進(jìn)制信息位的最小單位。

磁表面存儲器的讀寫原理（P211）

在磁表面存儲器中，利用一種稱為磁頭的裝置來形成和判別磁層中的不同磁化狀態(tài)。通過電-磁變換，利用磁頭寫線圈中的脈沖電流，可把一位二進(jìn)制代碼轉(zhuǎn)換成載磁體存儲元的不同剩磁狀態(tài)；通過磁-電變換，利用磁頭讀出線圈，可將由存儲元的不同剩磁狀態(tài)表示的二進(jìn)制代碼轉(zhuǎn)換成電信號輸出。

磁盤的組成和分類（P213）

硬磁盤是指記錄介質(zhì)為硬質(zhì)圓形盤片的磁表面存儲設(shè)備。 它主要由磁記錄介質(zhì)、磁盤控制器、磁盤驅(qū)動器三大部分組成。

溫徹斯特磁盤簡稱溫盤，是一種采用先進(jìn)技術(shù)研制的可移動磁頭固定盤片的磁盤機(jī)。它是一種密封組合式的硬磁盤，即磁頭、盤片、電機(jī)等驅(qū)動部件乃至讀寫電路等 組裝成一個(gè)不可隨意拆卸的整體。

磁盤上信息的分布（P215）

記錄面、磁道、扇區(qū)（P215）

磁道編號（P215）

磁盤地址由記錄面號（也稱磁頭號）、磁道號和扇區(qū)號三部分組成。

磁盤存儲器的技術(shù)指標(biāo)（P216）

存儲密度：存儲密度分道密度、位密度和面密度。

道密度：沿磁盤半徑方向單位長度上的磁道數(shù)，單位道/英寸。

位密度：磁道單位長度上能記錄的二進(jìn)制代碼位數(shù)，單位為位/英寸。

面密度：位密度和道密度的乘積，單位為位/平方英寸。

平均存儲時(shí)間=尋道時(shí)間+等待時(shí)間+數(shù)據(jù)傳送時(shí)間（P216）

數(shù)據(jù)傳輸率（P217）

例題（P217）

磁盤cache（P218）

磁盤cache是為了彌補(bǔ)慢速磁盤和主存之間速度上的差異。

磁盤陣列RAID（P218）

RAID：獨(dú)立磁盤冗余陣列（廉價(jià)冗余磁盤陣列），或簡稱磁盤陣列。簡單的說， RAID 是一種把多塊獨(dú)立的硬盤（物理硬盤）按不同方式組合起來形成一個(gè)硬盤組（邏輯硬盤），從而提供比單個(gè)硬盤更高的存儲性能和提供數(shù)據(jù)冗余的技術(shù)。

組成磁盤陣列的不同方式成為 RAID 級別。RAID 0 提高存儲性能的原理是把連續(xù)的數(shù)據(jù)分散到多個(gè)磁盤上存取， 這樣，系統(tǒng)有數(shù)據(jù)請求就可以被多個(gè)磁盤并行的執(zhí)行，每個(gè)磁盤執(zhí)行屬于它自己的那部分?jǐn)?shù)據(jù)請求。這種數(shù)據(jù)上的并行操作可以充分利用總線的帶寬，顯著提高磁盤整體存取性能。

?

第八章 輸入輸出系統(tǒng)

?

外圍設(shè)備的速度分級（P236）

在CPU和外設(shè)之間數(shù)據(jù)傳送時(shí)加以定時(shí)：

速度極慢或簡單的外設(shè) ：CPU只需要接受或者發(fā)送數(shù)據(jù)即可。

慢速或者中速的設(shè)備 ：可以采用異步定時(shí)的方式。

高速外設(shè) ：采用同步定時(shí)方式。

I/O和主機(jī)信息交換方式（P237）

程序查詢方式、程序中斷方式、直接內(nèi)存訪問（DMA）方式、通道方式

程序查詢方式（P239）

數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全靠計(jì)算機(jī)程序控制。當(dāng)需要輸入/輸出時(shí)，CPU暫停執(zhí)行主程序，轉(zhuǎn)去執(zhí)行設(shè)備輸入/輸出的服務(wù)程序，根據(jù)服務(wù)程序中的I/O指令進(jìn)行數(shù)據(jù)傳送。

這是一種最簡單、最經(jīng)濟(jì)的輸入/輸出方式，只需要很少的硬件。但由于外圍設(shè)備動作很慢，程序進(jìn)入查詢循環(huán)時(shí)將浪費(fèi)CPU時(shí)間。

中斷的概念（P242）

中斷是指CPU暫時(shí)中止現(xiàn)行程序，轉(zhuǎn)去處理隨機(jī)發(fā)生的緊急事件，處理完后自動返回原程序的功能和技術(shù)。

程序中斷方式的原理（P242）

在程序中斷方式中，某一外設(shè)的數(shù)據(jù)準(zhǔn)備就緒后，它“主動”向CPU發(fā)出請求中斷的信號，請求CPU暫時(shí)中斷目前正在執(zhí)行的程序而進(jìn)行數(shù)據(jù)交換。當(dāng)CPU響應(yīng)這個(gè)中斷時(shí)，便暫停運(yùn)行主程序，并自動轉(zhuǎn)移到該設(shè)備的中斷服務(wù)程序。當(dāng)中斷服務(wù)程序結(jié)束以后，CPU又回到原來的主程序。

中斷處理過程中的幾個(gè)問題（P243）

CPU只有在當(dāng)前一條指令執(zhí)行完畢后，即轉(zhuǎn)入公操作時(shí)才受理設(shè)備的中斷請求。

保存現(xiàn)場（P243）

中斷屏蔽（P243）

中斷處理過程（P243）

單級中斷和多級中斷（P245）

單級中斷系統(tǒng)中，所有的中斷源都屬于同一級，所有中斷源觸發(fā)器排成一行，其優(yōu)先次序是離CPU近的優(yōu)先權(quán)高。 當(dāng)響應(yīng)某一中斷請求時(shí)，執(zhí)行該中斷源的中斷服務(wù)程序。在此過程中，不允許其他中斷源再打斷中斷服務(wù)程序，既使優(yōu)先權(quán)比它高的中斷源也不能再打斷。

多級中斷系統(tǒng)是指計(jì)算機(jī)系統(tǒng)中有相當(dāng)多的中斷源，根據(jù)各中斷事件的輕重緩急程度不同而分成若干級別，每一中斷級分配給一個(gè)優(yōu)先權(quán)。優(yōu)先權(quán)高的中斷級可以打斷優(yōu)先權(quán)低的中斷服務(wù)程序，以程序嵌套方式工作。

一維多級中斷是指每一級中斷里只有一個(gè)中斷源，

二維多級中斷是指每一級中斷里又有多個(gè)中斷源。

DMA的基本概念（P253）

直接內(nèi)存訪問(DMA)是一種完全由硬件執(zhí)行I/O交換的工作方式。在這種方式中，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。DMA方式一般用于高速傳送成組數(shù)據(jù)。

DMA方式的優(yōu)點(diǎn)（P253）

DMA能執(zhí)行的一些操作（P254）

從外圍設(shè)備發(fā)出DMA請求；CPU響應(yīng)請求，把CPU工作改成DMA操作方式，DMA控制器從CPU接管總線的控制；由DMA控制器對內(nèi)存尋址，即決定數(shù)據(jù)傳送的內(nèi)存單元地址及數(shù)據(jù)傳送個(gè)數(shù)的計(jì)數(shù)，并執(zhí)行數(shù)據(jù)傳送的操作；發(fā)中斷，向CPU報(bào)告DMA操作的結(jié)束。

DMA傳送方式（P254）

停止CPU訪問內(nèi)存、周期挪用、DMA與CPU交替訪內(nèi)（P254）

DMA數(shù)據(jù)傳送過程（P257）

傳送前預(yù)處理；正式傳送；傳送后處理。（P257）

通道的基本概念（P261）

通道是一個(gè)特殊功能的處理器，它有自己的指令和程序?qū)ｉT負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制，而CPU將“傳輸控制”的功能下放給通道后只負(fù)責(zé)“數(shù)據(jù)處理”功能。這樣，通道與CPU分時(shí)使用內(nèi)存，實(shí)現(xiàn)了CPU內(nèi)部運(yùn)算與I/O設(shè)備的平行工作。

通道的功能（P253）

通道具有兩種類型的總線：存儲總線：承擔(dān)通道與內(nèi)存、CPU與內(nèi)存之間的數(shù)據(jù)傳輸任務(wù)。通道總線即I/O總線，承擔(dān)外圍設(shè)備與通道間的數(shù)據(jù)傳送任務(wù)。

從邏輯結(jié)構(gòu)上講，I/O系統(tǒng)一般具有四級連接：CPU與內(nèi)存à通道à設(shè)備控制器à外圍設(shè)備

優(yōu)先級別：由于大多數(shù)I/O設(shè)備的讀寫信號具有實(shí)時(shí)性，不及時(shí)處理會丟失數(shù)據(jù)；所以通道與CPU同時(shí)要求訪內(nèi)時(shí)，通道優(yōu)先權(quán)高于CPU。

CPU對通道的管理（P262）

CPU是通過執(zhí)行I/O指令以及處理來自通道的中斷，實(shí)現(xiàn)對通道的管理。

來自通道的中斷有兩種，一種是數(shù)據(jù)傳送結(jié)束中斷，另一種是故障中斷。

通道對I/O模塊的管理（P262）

通道通過使用通道指令控制I/O模塊進(jìn)行數(shù)據(jù)傳送操作，并以通道狀態(tài)字接收I/O模塊反映的外圍設(shè)備的狀態(tài)。

通道的類型（P262）

選擇通道、數(shù)組多路通道、字節(jié)多路通道（P263）

?

第九章 操作系統(tǒng)支持

?

虛擬存儲器的概念（P282）

虛擬存儲器是借助于磁盤等輔助存儲器來擴(kuò)大主存容量，使之為更大或更多的程序所使用。是一個(gè)容量非常大的存儲器的邏輯模型，不是任何實(shí)際的物理存儲器。它指的是主存-外存層次。以透明的方式給用戶提供了一個(gè)比實(shí)際主存空間大得多的程序地址空間。

實(shí)地址：或物理地址，計(jì)算機(jī)物理內(nèi)存的訪問地址，由CPU引腳送出，是用于訪問主存的地址，對應(yīng)的存儲空間——物理存儲空間或主存空間。

虛地址：或邏輯地址，在編制程序時(shí)獨(dú)立編址，使用的地址，對應(yīng)的存儲空間——虛存空間或邏輯地址空間。

虛地址到實(shí)地址的轉(zhuǎn)換過程——程序的再定位。

虛存的訪問過程（P283）

虛擬存儲器的用戶程序以虛擬地址編址并存放在輔存中；程序運(yùn)行時(shí)CPU以虛地址訪問主存，由輔助硬件找出虛地址和物理地址的對應(yīng)關(guān)系，判斷這個(gè)虛地址指示的存儲單元是否已裝入主存：如果在主存，CPU就直接執(zhí)行已在主存的程序；如果不在，要進(jìn)行輔存向主存的調(diào)度。

虛存與cache的異同（P283）

幾種虛擬存儲器（P284）

段式、頁式、段頁式

頁式虛擬存儲器（P284）

頁、頁表：頁式虛擬存儲系統(tǒng)中，虛地址空間被分成等長大小的頁，稱為邏輯頁；主存空間也被分成同樣大小的頁，稱為物理頁。相應(yīng)地，虛地址分為兩個(gè)字段：高字段為邏輯頁號，低字段為頁內(nèi)地址（偏移量）；實(shí)存地址也分兩個(gè)字段：高字段為物理頁號，低字段為頁內(nèi)地址。通過頁表可以把虛地址（邏輯地址）轉(zhuǎn)換成物理地址。

頁式虛存地址映射：地址變換時(shí)，用邏輯頁號作為頁表內(nèi)的偏移地址索引頁表，并找到相應(yīng)物理頁號，用物理頁號作為實(shí)存地址的高字段，再與虛地址的頁內(nèi)偏移量拼接，就構(gòu)成完整的物理地址。

虛頁內(nèi)容若沒有調(diào)入主存，則計(jì)算機(jī)啟動輸入輸出系統(tǒng)，把虛地址指示的一頁內(nèi)容從輔存調(diào)入主存，再提供CPU訪問。

轉(zhuǎn)換后援緩沖器（P285）

段式虛擬存儲器（P286）

段式虛擬存儲器，是以程序的邏輯結(jié)構(gòu)所形成的段(如主程序、子程序、過程、表格等)作為主存分配單位的虛擬存儲器管理方式的存儲器。 ???

每個(gè)段的大小可以不相等。每個(gè)程序都有一個(gè)段表(映象表)，用于存放該道程序各程序段從輔存裝入主存的狀況信息。段表一般駐留在主存中。

段式虛存地址映射（P287）

段頁式虛擬存儲器（P287）

把程序按邏輯單位分段以后，再把每段分成固定大小的頁。程序?qū)χ鞔娴恼{(diào)入調(diào)出是按頁面進(jìn)行的，但它又可以按段實(shí)現(xiàn)共享和保護(hù)，兼?zhèn)漤撌胶投问降膬?yōu)點(diǎn)。

虛存的替換算法（P289）

虛擬存儲器中的替換策略一般采用LRU （Least Recent1y Used）算法、LFU算法、FIFO算法，或?qū)煞N算法結(jié)合起來使用。

例題（P289）

?

?

?

?

?