第一章 MOS晶體管工作原理
?? ?1.1 MOS晶體管的結(jié)構(gòu)特點(diǎn)和基本原理
?? ??? ?1.1.1 MOS晶體管的基本結(jié)構(gòu)
?? ??? ?1.1.2 MOS晶體管的基本工作原理
?? ??? ?1.1.3 MOS晶體管的分類
?? ??? ?1.1.4 MOS晶體管的結(jié)構(gòu)特點(diǎn)
?? ?1.2 MOS晶體管的閾值電壓分析
?? ??? ?1.2.1 影響閾值電壓的因素
?? ??? ?1.2.2 體效應(yīng)對(duì)閾值電壓的影響
?? ??? ?1.2.3 離子注入調(diào)節(jié)閾值電壓
?? ??? ?1.2.4 短、窄溝效應(yīng)對(duì)閾值電壓的影響
?? ?1.3 MOS晶體管的電流方程
?? ??? ?1.3.1 四端器件的完整電流方程
?? ??? ?1.3.2 簡(jiǎn)單電流方程
?? ??? ?1.3.3 飽和區(qū)溝道長(zhǎng)度調(diào)制效應(yīng)
?? ?1.4 MOS晶體管的瞬態(tài)特性
?? ??? ?1.4.1 MOS晶體管的本征電容
?? ??? ?1.4.2 MOS晶體管的寄生電容
?? ??? ?1.4.3 MOS晶體管瞬態(tài)分析的等效電路
?? ??? ?1.4.4 MOS晶體管的本征頻率
第二章 MOS器件按比例縮小
?? ?2.1 按比例縮小理論
?? ??? ?2.1.1 CE規(guī)則按比例縮小理論
?? ??? ?2.1.2 CV規(guī)則按比例縮小理論
?? ??? ?2.1.3 CMOS IC實(shí)際按比例縮小規(guī)則
?? ??? ?2.1.4 未來(lái)CMOS按比例縮小的趨勢(shì)
?? ?2.2 高電場(chǎng)效應(yīng)對(duì)按比例縮小器件性能的影響
?? ??? ?2.2.1 柵氧化層漏電問(wèn)題
?? ??? ?2.2.2 熱電子效應(yīng)
?? ??? ?2.2.3 源-漏穿通和雪崩擊穿
?? ??? ?2.2.4 載流子遷移率退化以及速度飽和
2.3 不能按比例縮小的參數(shù)的影響
?? ??? ?2.3.1 閾值電壓的控制
?? ??? ?2.3.2 熱電勢(shì)對(duì)電流的影響
?? ??? ?2.3.3 亞閾值電流的影響
?? ??? ?2.3.4 源漏串聯(lián)電阻的影響
?? ??? ?2.3.5 反型層電容的影響
?? ??? ?2.3.6 連線延遲時(shí)間的影響
?? ?2.4 VLSI發(fā)展的實(shí)際限制
第三章 CMOS IC工藝流程及電路中的寄生效應(yīng)
?? ?3.1 集成電路制作中的幾個(gè)基本工藝步驟
?? ??? ?3.1.1 氧化
?? ??? ?3.1.2 光刻
?? ??? ?3.1.3 摻雜
?? ??? ?3.1.4 淀積
?? ?3.2 CMOS IC工藝流程
?? ??? ?3.2.1 傳統(tǒng)的p阱CMOS工藝
?? ??? ?3.2.2 n阱和雙阱CMOS工藝
?? ?3.3 CMOS IC中的寄生效應(yīng)
?? ??? ?3.3.1 場(chǎng)區(qū)寄生MOS晶體管
?? ??? ?3.3.2 體硅CMOS中的寄生閂鎖效應(yīng)
?? ??? ?3.3.3 連線的寄生效應(yīng)
第四章 CMOS反相器和CMOS傳輸門
?? ?4.1 CMOS反相器的直流特性
?? ??? ?4.1.1 CMOS反相器的結(jié)構(gòu)和基本特性
?? ??? ?4.1.2 CMOS反相器的直流電壓傳輸特性
?? ??? ?4.1.3 CMOS反相器的直流噪聲容限
?? ?4.2 CMOS反相器的瞬態(tài)特性
?? ??? ?4.2.1 階躍輸入情況
?? ??? ?4.2.2 非階躍輸入情況
?? ??? ?4.2.3 反相器的對(duì)延遲時(shí)間
?? ?4.3 CMOS反相器的功耗
?? ?4.4 CMOS反相器的設(shè)計(jì)
?? ?4.5 CMOS和NMOS電路性能比較
?? ??? ?4.5.1 飽和負(fù)載反相器
?? ??? ?4.5.2 耗盡型負(fù)載反相器
?? ??? ?4.5.3 電阻負(fù)載反相器
?? ??? ?4.5.4 CMOS反相器與NMOS反相器性能比較
?? ?4.6 CMOS傳輸門
?? ??? ?4.6.1 NMOS傳輸門特性
?? ??? ?4.6.2 PMOS傳輸門特性
?? ??? ?4.6.3 CMOS傳輸門
第五章 CMOS靜態(tài)邏輯電路設(shè)計(jì)
?? ?5.1 靜態(tài)CMOS邏輯門的構(gòu)成特點(diǎn)
?? ?5.2 CMOS與非門的分析
?? ??? ?5.2.1 與非門的直流電壓傳輸特性
?? ??? ?5.2.2 與非門的瞬態(tài)特性
?? ?5.3 CMOS或非門的分析
?? ??? ?5.3.1 或非門的直流電壓傳輸特性
?? ??? ?5.3.2 或非門的瞬態(tài)特性
?? ?5.4 CMOS與非門和或非門的設(shè)計(jì)
?? ??? ?5.4.1 所有管子取相同尺寸
?? ??? ?5.4.2 使PMOS管和NMOS管具有相同的導(dǎo)電因子
?? ??? ?5.4.3 按串聯(lián)管子增大n倍的設(shè)計(jì)
?? ??? ?5.4.4 全對(duì)稱設(shè)計(jì)
?? ??? ?5.4.5 CMOS與非門設(shè)計(jì)舉例
?? ?5.5 組合邏輯電路的設(shè)計(jì)
?? ??? ?5.5.1 “與或非”門的設(shè)計(jì)
?? ??? ?5.5.2 實(shí)現(xiàn)不帶“非”的組合邏輯
?? ??? ?5.5.3 “異或/同或”電路
?? ??? ?5.5.4 復(fù)雜邏輯功能電路的設(shè)計(jì)
?? ?5.6 類NMOS電路
?? ?5.7 傳輸門邏輯電路
?? ??? ?5.7.1 傳輸門的邏輯特點(diǎn)
?? ??? ?5.7.2 傳輸門邏輯電路設(shè)計(jì)舉例
?? ??? ?5.7.3 傳輸門陣列邏輯
?? ??? ?5.7.4 用傳輸門邏輯實(shí)現(xiàn)ALU
?? ?5.8 差分CMOS邏輯系列
?? ??? ?5.8.1 級(jí)連電壓開(kāi)關(guān)邏輯
?? ??? ?5.8.2 互補(bǔ)傳輸管邏輯
?? ??? ?5.8.3 雙傳輸管邏輯
第六章 動(dòng)態(tài)和時(shí)序邏輯電路設(shè)計(jì)
?? ?6.1 動(dòng)態(tài)邏輯電路的特點(diǎn)
?? ?6.2 預(yù)充-求值的動(dòng)態(tài)CMOS電路
?? ??? ?6.2.1 紋波動(dòng)態(tài)邏輯電路
?? ??? ?6.2.2 預(yù)充-求值的動(dòng)態(tài)CMOS電路
?? ??? ?6.2.3 預(yù)充-求值動(dòng)態(tài)電路中的電荷分享問(wèn)題
?? ??? ?6.2.4 預(yù)充-求值動(dòng)態(tài)電路的級(jí)連
?? ??? ?6.2.5 時(shí)鐘信號(hào)的設(shè)計(jì)
?? ?6.3 多米諾CMOS電路
?? ??? ?6.3.1 多米諾CMOS的結(jié)構(gòu)特點(diǎn)
?? ??? ?6.3.2 多米諾CMOS中的電荷分享問(wèn)題
?? ??? ?6.3.3 CVSL多米諾電路
?? ??? ?6.3.4 多輸出多米諾電路
?? ?6.4 時(shí)鐘CMOS電路
?? ?6.5 無(wú)競(jìng)爭(zhēng)動(dòng)態(tài)CMOS電路
?? ??? ?6.5.1 兩相時(shí)鐘信號(hào)偏移引起的信號(hào)競(jìng)爭(zhēng)
?? ??? ?6.5.2 NORA電路
?? ??? ?6.5.3 四相時(shí)鐘動(dòng)態(tài)電路
?? ??? ?6.5.4 真正的單相時(shí)鐘電路技術(shù)
?? ?6.6 CMOS觸發(fā)器
?? ??? ?6.6.1 雙穩(wěn)態(tài)電路
?? ??? ?6.6.2 R-S觸發(fā)器
?? ??? ?6.6.3 D觸發(fā)器
?? ??? ?6.6.4 J-K觸發(fā)器
?? ?6.7 時(shí)序邏輯電路
?? ??? ?6.7.1 移位寄存器
?? ??? ?6.7.2 計(jì)數(shù)器
第七章 輸入、輸出緩沖器
?? ?7.1 輸入緩沖器
?? ?7.2 輸入保護(hù)電路
?? ??? ?7.2.1 柵擊穿問(wèn)題
?? ??? ?7.2.2 輸入保護(hù)電路
?? ?7.3 輸出緩沖器
?? ?7.4 脫片輸出驅(qū)動(dòng)級(jí)的設(shè)計(jì)
?? ??? ?7.4.1 CMOS IC輸出與TTL接口設(shè)計(jì)
?? ??? ?7.4.2 輸出驅(qū)動(dòng)能力設(shè)計(jì)
?? ?7.5 三態(tài)輸出和雙向緩沖器
?? ??? ?7.5.1 三態(tài)輸出
?? ??? ?7.5.2 雙向緩沖器
第八章 MOS存儲(chǔ)器
?? ?8.1 DRAM
?? ??? ?8.1.1 DRAM單元設(shè)計(jì)
?? ??? ?8.1.2 靈敏再生放大器
?? ??? ?8.1.3 DRAM的總體結(jié)構(gòu)
?? ??? ?8.1.4 DRAM的刷新
?? ?8.2 SRAM
?? ??? ?8.2.1 SRAM單元設(shè)計(jì)
?? ??? ?8.2.2 SRAM中的靈敏放大器
?? ??? ?8.2.3 SRAM減小功耗和提高速度的一些技術(shù)
?? ??? ?8.2.4 SRAM的性能指標(biāo)
?? ?8.3 ROM和PLD
?? ??? ?8.3.1 掩模式ROM
?? ??? ?8.3.2 PROM和EPROM
?? ??? ?8.3.3 可編程邏輯器件
第九章 MOS IC的版圖設(shè)計(jì)
?? ?9.1 VLSI的設(shè)計(jì)方法
?? ??? ?9.1.1 自頂向下的設(shè)計(jì)過(guò)程
?? ??? ?9.1.2 全定制設(shè)計(jì)
?? ??? ?9.1.3 半定制設(shè)計(jì)
?? ?9.2 門陣列和標(biāo)準(zhǔn)單元設(shè)計(jì)方法
?? ??? ?9.2.1 門陣列的總體結(jié)構(gòu)
?? ??? ?9.2.2 門陣列的基本單元設(shè)計(jì)
?? ??? ?9.2.3 宏單元設(shè)計(jì)
?? ??? ?9.2.4 布局布線
?? ??? ?9.2.5 標(biāo)準(zhǔn)單元和積木塊設(shè)計(jì)方法
?? ?9.3 版圖設(shè)計(jì)
?? ??? ?9.3.1 集成電路版圖的內(nèi)容
?? ??? ?9.3.2 版圖的平面布局設(shè)計(jì)
?? ??? ?9.3.3 版圖設(shè)計(jì)規(guī)則
?? ??? ?9.3.4 版圖設(shè)計(jì)實(shí)例
第十章 SOICMOS簡(jiǎn)介
?? ?10.1 SOI CMOS工藝
?? ?10.2 薄膜SOIMOSFET的基本特性
?? ?10.3 短溝薄膜SOIMOSFET的二級(jí)效應(yīng)
第十一章 BiCMOS電路
?? ?11.1 MOS和雙極型器件性能比較
?? ?11.2 BiCMOS工藝和器件結(jié)構(gòu)
?? ?11.3 BiCMOS邏輯門的設(shè)計(jì)
?? ?11.4 BiCMOS和CMOS電路性能的比較
?? ?11.5 BiCMOS電路實(shí)例