一種不是很好的解決問題的方法

????????通過之前的分析，是E點信號的延時導致了競爭，冒險產生了G點的毛刺。將F點的信號進行延時，讓它跟E點信號對齊跳變，就可以消除競爭。用門電路來進行延時，在F信號中插入兩個非門。這樣QD到F的時延跟QB QC到E的時延都是兩個門電路。

????????用示波器測試，AIN1黃色線測試E點，AIN2藍色線測試F點，AIN3紅色線測試G點。可以看到添加門延時后，信號跳變對齊，毛刺消失。

????????將G點接回到CLR上，構成異步清零計數(shù)器。Dout0的時鐘改為1Hz。將74HC161的QA QB QC QD這4根數(shù)據(jù)線接硬木課堂儀器平臺的Din0 Din1 Din2 Din3用數(shù)碼管觀察。數(shù)碼管0到9循環(huán)顯示。

????????用邏輯分析儀測試，DIN4接CLR。Dout0的頻率改為500KHz，這樣可以配合使用邏輯分析儀的高采樣率?？梢钥吹?到9的計數(shù)循環(huán)，并且狀態(tài)10的短暫瞬間也可以看到。因為狀態(tài)10被異步清零。教科書中將異步清零的這個狀態(tài)稱為“過渡態(tài)”

????????為什么說這是一種不是很好的解決問題的方法呢。因為靠邏輯門延時很不可靠。門延時受到多個因素影響，比如器件的溫度，器件的工藝（器件的型號里的字母絲?。?，供電電壓等等。比如用這個方法在FPGA芯片里面設計，有可能換了一個FPGA芯片型號，電路就出故障了。（本文以計數(shù)器舉例，請不要局限于計數(shù)器電路，可以推廣到數(shù)字電路中的諸多控制和時序設計中。）