實(shí)驗(yàn)名稱：寄存器與移位寄存器電路

設(shè)計(jì)方式：原理圖

難度：????

適用教材：郭宇鋒《電工電子基礎(chǔ)實(shí)驗(yàn)（第2版）》

題目位置：P230 四-1、2、3

寄語：加油飽飽們！??

????????這是最后一次數(shù)電實(shí)驗(yàn)，最后一次電工電子實(shí)驗(yàn)，如果前面好好做實(shí)驗(yàn)的話這次實(shí)驗(yàn)的難度不到4個(gè)?。

以下是實(shí)驗(yàn)報(bào)告正文：

寄存器與移位寄存器電路

一、 實(shí)驗(yàn)?zāi)康?/span>

????1. 掌握移位寄存器的邏輯功能；

????2. 掌握移位寄存器的具體應(yīng)用；

????3. 掌握移存型計(jì)數(shù)器的自啟動(dòng)特性的檢測方法；

????4. 掌握不均勻周期信號波形的測試方法。

二、 主要儀器設(shè)備及軟件

????硬件：DGDZ-5 型電工電子實(shí)驗(yàn)箱、電腦

????軟件：ISE 14.7

三、 實(shí)驗(yàn)原理（或設(shè)計(jì)過程）

????1. 4 位移位寄存器 SR4CLE

????????SR4CLE 具有左移串行輸入（SLI）、并行輸入（D）、并行輸出（Q）和三個(gè)控制輸入：時(shí)鐘使能（CE）、負(fù)載使能（L）和異步清零（CLR）。

????????當(dāng) L 和 CE 為低電平時(shí)，寄存器忽略時(shí)鐘信號。異步清零端 CLR 在 “1”時(shí)覆蓋所有其他輸入，并將數(shù)據(jù)輸出（Q）重置為低電平，實(shí)現(xiàn)異步清零。當(dāng) L 為高電平而 CLR 為低電平時(shí)，Dn~D0 輸入上的數(shù)據(jù)被加載到寄存 器的相應(yīng) Qn~Q0 位中，實(shí)現(xiàn)置數(shù)。當(dāng)CE 為高電平、L 和 CLR 為低電平時(shí)，SLI 輸入上的數(shù)據(jù)在時(shí)鐘信號（C）上升沿期間加載到 Q0 輸出上。在隨后的時(shí)鐘信號上升沿后，當(dāng) CE 為高電平、L 和 CLR 為低電平時(shí)，隨著新數(shù)據(jù)傳輸?shù)?Q0，數(shù)據(jù)將移動(dòng)到下一個(gè)最高位位置（SLI→Q0、Q0→Q1、Q1→ Q2，以此類推）。

????2. 移存型序列信號發(fā)生器設(shè)計(jì)步驟

????????①根據(jù)序列長度確定所使用移位寄存器的位數(shù)；②確定數(shù)據(jù)移動(dòng)的方向；③建立狀態(tài)轉(zhuǎn)移表；④檢查電路自啟動(dòng)性；⑤針對所使用的具體芯片寫出反饋函數(shù)的邏輯表達(dá)式；⑥畫出電路圖。

四、 實(shí)驗(yàn)電路圖

五、 實(shí)驗(yàn)內(nèi)容和實(shí)驗(yàn)結(jié)果

????1. 測試 SR4CLE 的邏輯功能。

????????(1) 設(shè)計(jì)過程：測試電路如【圖 四-1】所示，根據(jù)測試結(jié)果填寫如下表格：

????????(2) 實(shí)驗(yàn)過程：管腳約束如下圖所示。輸入端 CLR、L、CE、SLI、D3、 D2、D1、D0 接 key 按鍵，C 接單脈沖，輸出端 Q3、Q2、Q1、Q0 接小燈， 進(jìn)行靜態(tài)測試，過程及結(jié)果為：①使 CLR 為“1”，所有小燈熄滅；②使 CLR 為“0”、L 為“1”，小燈 Q3、Q2、Q1、Q0 與輸入 D3、D2、D1、D0 一致；③ 使 CLR 和 L 為“0”、CE 為“1”、SLI 輸入 1000，每按一次 CP 生成單脈沖，小燈從左向右依次點(diǎn)亮；④使 CLR、L 和 CE 都為“0”，按動(dòng) CP，小燈亮滅情況不變。

????????實(shí)物電路如下圖所示：

????2. 用移位寄存器附加基本門電路設(shè)計(jì)“101001”序列信號發(fā)生器，要求具有自啟動(dòng)特性，用實(shí)驗(yàn)驗(yàn)證，用雙蹤示波器觀察并記錄時(shí)鐘脈沖和輸出波形。

????????(1) 設(shè)計(jì)過程：給定的序列長度 P=6，根據(jù)，確定需要寄存器的輸出位數(shù)n?= 3，選用 SR4CLE，使用其中的 Q0、Q1、Q2 輸出端。

????????可根據(jù)序列和 SR4CLE 的移存特性，設(shè)計(jì)以下狀態(tài)轉(zhuǎn)移表：

????????繪制輸出 SIL 的卡諾圖，如下頁頭圖所示，可見有兩項(xiàng)（000、111）為無關(guān)項(xiàng)。

????????由于偏離狀態(tài) 000 和 111 的存在，此時(shí)電路不具有自啟動(dòng)特性。若將偏離狀態(tài)按 000→001、111→110 翻轉(zhuǎn)，可將這兩個(gè)偏離狀態(tài)加入循環(huán)過程，則可繪制出如下狀態(tài)轉(zhuǎn)移圖：

????????可見修改后的狀態(tài)轉(zhuǎn)移圖具有自啟動(dòng)特性。根據(jù)上圖，對卡諾圖進(jìn)行化簡，繪出卡諾圈如下圖：

????????化簡后輸出端 SLI 的輸出函數(shù)為：

????????最終繪出電路圖如【圖 四-2】所示。

????????(2) 實(shí)驗(yàn)過程：CP 端接入 4k 時(shí)鐘信號，管腳約束和實(shí)物電路如下圖所示。

????????示波器觸發(fā)方式設(shè)置為脈寬觸發(fā)，脈寬設(shè)置為 500us，信源為SLI，繪出示波器波形圖如下：

????3.用移位寄存器附加數(shù)據(jù)選擇器設(shè)計(jì)“101001”序列信號發(fā)生器，要求具有自啟動(dòng)特性，用實(shí)驗(yàn)驗(yàn)證，用雙蹤示波器觀察并記錄時(shí)鐘脈沖和輸出波形。

????????(1)設(shè)計(jì)過程：同樣使用 SR4CLE，配合數(shù)據(jù)選擇器 M8_1E，根據(jù)上題設(shè) 計(jì)，可以列出如下綜合表（偏離態(tài)用灰色底紋表示）：

????????根據(jù)上表，可以設(shè)計(jì)數(shù)據(jù)選擇器 M8_1E 的數(shù)據(jù)端輸入為：D0、D1、 D4、D6 為高電平“1”；D2、D3、D5、D7 為低電平“0”。

????????其狀態(tài)轉(zhuǎn)移圖同【圖 五-4】，具有自啟動(dòng)特性。最終設(shè)計(jì)的電路圖如 【圖 四-3】所示。

????????(2)實(shí)驗(yàn)過程：CP 端接入 4k 時(shí)鐘信號，進(jìn)行管腳約束，連接實(shí)驗(yàn)電路， 如下圖所示：

????????示波器觸發(fā)方式設(shè)置為脈寬觸發(fā)，脈寬設(shè)置為 500us，信源為SLI，繪出示波器波形圖如下：

六、 結(jié)果分析?

????1. 對五-1 的分析：?

????????連接好電路后按照靜態(tài)測試方法進(jìn)行測試，對比測試結(jié)果和 SR4CLE 功能表，發(fā)現(xiàn)一一符合。完成了功能測試。?

????2. 對五-2 的分析：?

????????觀察【圖 五-8】，可見波形表示序列“101001”，且通過動(dòng)態(tài)測試，與題設(shè)要求相符，完成了 SR4CLE 配合基本門電路的序列信號發(fā)生器。?

????3. 對五-3 的分析：?

????????觀察【圖 五-11】，示波器顯示信號序列也為“101001”，通過動(dòng)態(tài)測試，完成題設(shè)要求。

七、 實(shí)驗(yàn)小結(jié)?

????????本次實(shí)驗(yàn)中初次使用了移位寄存器，且又一次嘗試了示波器的脈寬觸發(fā)，完成了元器件測試及序列信號發(fā)生器的設(shè)計(jì)。

正文完。? ? ????

????????最后一次實(shí)驗(yàn)結(jié)束啦！我期末考的時(shí)候考到了這次實(shí)驗(yàn)，實(shí)驗(yàn)中用左移，考試卻考了右移，同學(xué)們要認(rèn)真聽老師講怎么分別實(shí)現(xiàn)左移、右移。（我命大也差點(diǎn)鼠了）

????????期末考考的比較雜，第一道題是數(shù)電實(shí)驗(yàn)的操作（60分？），其他部分涉及了模電、信號與系統(tǒng)的知識(shí)。這邊先不給同學(xué)們復(fù)習(xí)建議，因?yàn)槊磕甓伎赡芨摹?/span>

????????愿同學(xué)們實(shí)驗(yàn)順利，美美下班！

【批注/捉蟲】

????????1.【圖 5-4 狀態(tài)轉(zhuǎn)移圖】，圖中“111”旁邊應(yīng)該是/0

????????2.【圖 五-8 手繪示波器波形圖】，應(yīng)該給 CP 脈沖標(biāo)序號，【圖 五-11】同此。