散文網(wǎng) » 科技 »學(xué)習(xí) » 清華陽哥10h期末速成課-P3-組合邏輯電路

清華陽哥10h期末速成課-P3-組合邏輯電路

2023-08-26 11:36 作者:北境潮鳴 0人讀過 | 我要投稿

至少有一道大題，占分20分以上。學(xué)完卡諾圖化簡之后的一個應(yīng)用。

1.小規(guī)模組合邏輯電路：有“分析方法”（組合電路的分析）和“設(shè)計(jì)方法”（應(yīng)用題里面讓我們用組合電路的方法來實(shí)現(xiàn)它）這兩大塊

2.中規(guī)模組合邏輯電路（偏向于模塊化的學(xué)習(xí)）：有“編碼器”；“譯碼器”；“數(shù)據(jù)選擇器”（用譯碼器來構(gòu)建邏輯函數(shù)）；“加法器”這四大類主要器件。會經(jīng)常考用用譯碼器構(gòu)造邏輯函數(shù)。

1.小規(guī)模組合邏輯電路

定義：任意時(shí)刻的輸出只與當(dāng)前時(shí)刻的輸入有關(guān)，而與之前的狀態(tài)無關(guān)

我們描述它通過“一個函數(shù)式”，而分析方法就是將電路圖用邏輯函數(shù)描述出來，從輸入到輸出逐級去寫函數(shù)式就行。

例題：根據(jù)給出的電路圖寫出

①寫出邏輯函數(shù)的表達(dá)式并化簡

②畫出真值表

③邏輯功能

②真值表就是輸出和輸入的一一對應(yīng)關(guān)系

③它實(shí)現(xiàn)了一個什么邏輯功能：根據(jù)真值表來寫，得出的結(jié)論是，輸入變量中有偶數(shù)個1的時(shí)候（0和2），輸出為1，其余情況輸出為0，就是一個三變量的奇偶檢測電路。

這是一個相當(dāng)復(fù)雜的經(jīng)典電路。隨著級數(shù)的增多，我們的函數(shù)式會越來越復(fù)雜，所以我們再每一級上都要盡可能做一些簡單的化簡。

4.設(shè)計(jì)方法：給出一個實(shí)際問題，讓我們用電路的方法把它實(shí)現(xiàn)出來，最難的是把實(shí)際問題轉(zhuǎn)換成用邏輯電路來處理的問題，輸出和輸入之間的邏輯關(guān)系。一般是寫出真值表，列出所有輸出和輸入的情況，再通過邏輯函數(shù)表示方法的轉(zhuǎn)換，寫成邏輯函數(shù)式，只需要將真值表中輸出為1的最小項(xiàng)相加，我們就得到了邏輯函數(shù)式，邏輯函數(shù)式有時(shí)候是需要我們根據(jù)卡諾圖進(jìn)行化簡得到一個最簡的邏輯函數(shù)式，我們用這個來做電路圖，最終達(dá)到用相應(yīng)電路解決實(shí)際問題的要求。

考試的時(shí)候記得使用尺規(guī)做圖。

二.中規(guī)模組合邏輯電路的模塊

1.編碼器：將十進(jìn)制轉(zhuǎn)換成二進(jìn)制的芯片，叫做編碼器。但是人眼看的還是十進(jìn)制，所以還需要譯碼器將十進(jìn)制轉(zhuǎn)換成二進(jìn)制。因?yàn)槲覀兘?jīng)常會用到，就封裝成芯片了。

普通編碼器，將0~7這八個數(shù)，轉(zhuǎn)換成Y2~Y0三位二進(jìn)制數(shù)的功能器件。對輸入信號有要求，有且僅有一個輸入信號有效，如果有兩個信號有效，編碼器就不能進(jìn)行正常的編碼工作了，對輸入要求特別高，這是它的弊端，而且編碼利用率特別低，只能有一個輸入信號有效的規(guī)定使得普通編碼器只能編碼8個信號，明明人家有256總情況。

普通編碼器：舉8-3編碼器的例子（8個十進(jìn)制的數(shù)轉(zhuǎn)變成3位二進(jìn)制的數(shù)，叫8-3編碼器）

有弊端，所以我們不用普通編碼器，我們使用允許輸入兩個或兩個以上信號的優(yōu)先編碼器，能做到是因?yàn)樗谳斎胫幸?guī)定了優(yōu)先級，按優(yōu)先級最高的進(jìn)行編碼，我們定義高位的優(yōu)先級較高I7>I6>I5.....? 如果I7有效，其余項(xiàng)都是無關(guān)項(xiàng)，不管是0是1都沒關(guān)系，只編碼I7這個變量，依次類推，I7無效I6有效....完成8個數(shù)的編碼。

優(yōu)先編碼器的適用范圍廣，編碼利用率高，接近一半，這種芯片長的樣子是：

關(guān)鍵在于我們要知道芯片對應(yīng)的功能是怎么樣的，以及它的封裝圖對應(yīng)的輸入輸出管腳是怎么樣的，EI是使用端，它的輸出端口是Qc，QB,QA，還有它的使能端EO和標(biāo)識端：輸出使能源EO和優(yōu)先代碼工作狀態(tài)標(biāo)志GS。輸入輸出端口有圓圈代表“低電平輸入有效”，就不是I7等于1的時(shí)候有效，代表I7等于0的時(shí)候有效。

EI等于1的時(shí)候意味著芯片不工作，或者使能端有效，但是8個端口的輸入都是無效的，它還是不工作。EI,EO,GS是在做級聯(lián)的時(shí)候用的。

主功能實(shí)現(xiàn)了8-3編碼的功能，圖示的是低電平有效的

2.譯碼器：將計(jì)算機(jī)二進(jìn)制的數(shù)轉(zhuǎn)換成人眼能夠識別的十進(jìn)制的數(shù)，常用的是3線-8線譯碼器，使用譯碼器構(gòu)建邏輯函數(shù)是學(xué)習(xí)的重點(diǎn)。

譯碼器的每一個輸出都相當(dāng)于是一個“與門”，或者說都相當(dāng)與只有一項(xiàng)，且這一項(xiàng)比較特殊，他都是最小項(xiàng)，譯碼器又叫做最小項(xiàng)譯碼器。

我們知道任何的邏輯函數(shù)都可以寫成最小項(xiàng)之和的形式，從這一點(diǎn)出發(fā)，譯碼器就可以構(gòu)建邏輯函數(shù)了。

譯碼器的芯片長這個樣子：

B0，B1，B2，是輸入端有三個，B2是高位；使能端有3個口，帶圈的都是低電平有效的，沒有圈圈的都是高電平有效。輸入是高電平，輸出是低電平。使能端無效的時(shí)候輸出都無效。?

圖中輸出的每一項(xiàng)都代表最小項(xiàng)的非，下面我們應(yīng)用封裝的譯碼器構(gòu)造邏輯函數(shù)：

第一步：將邏輯函數(shù)寫成最小項(xiàng)之和的形式

第二部：利用反演定律將138芯片對應(yīng)的最小項(xiàng)的輸出用與非門連接起來，將高電平有效轉(zhuǎn)換為低電平有效。畫出與非門

第三步：完善輸入端（要注意高位對應(yīng)B2）和使能端，使能端E1E2要低電平有效，所以要接地；E3要接高電平，接高電平1。

再來看一道題：

下面來講一下138譯碼器的級聯(lián)問題，用于處理有3個以上的變量：我們用兩片3-8譯碼器，可以組成4線-16線譯碼器。關(guān)鍵在于拓展輸入端，使能端就是干這個的，一個作用是用于控制芯片是否工作，第二個就是用于級聯(lián)。

低三位仍然用的是芯片的輸入，高三位我們用的是使能端來拓展。

3.數(shù)據(jù)選擇器：有多位的數(shù)據(jù)，選擇一位進(jìn)行輸出，選擇一個輸入進(jìn)行輸出。

地址，單刀雙置開關(guān)的控制端點(diǎn)；能夠進(jìn)行數(shù)據(jù)的輸入的端口，A和B，我們叫做數(shù)據(jù)端，我們要傳輸?shù)膬?nèi)容。

除了單刀雙置開關(guān)，還有A&B&C&D四路的數(shù)據(jù)選擇進(jìn)行輸出，這個時(shí)候一位的地址就不夠用了，需要用兩位的地址來選擇四路中的一個。

數(shù)據(jù)選擇器的封裝芯片圖：

這是兩個獨(dú)立的四選一數(shù)據(jù)選擇器，共用一個A1A0地址段；低電平的使能端，D0D1D2D3是數(shù)據(jù)端；1Y&2Y是輸出端。

構(gòu)造數(shù)據(jù)選擇器的邏輯函數(shù)比譯碼器的邏輯函數(shù)要復(fù)雜一點(diǎn)，譯碼器無非是將邏輯函數(shù)寫成最小項(xiàng)之和的形式，將輸出用與非門接起來就完事了；數(shù)據(jù)選擇器就要復(fù)雜一些，它要區(qū)分地址和數(shù)據(jù)，所以在構(gòu)造的時(shí)候需要確定那個是地址，那個是數(shù)據(jù)。