HDLBits (144) — 問題3c 有限狀態(tài)機邏輯
2022-05-26 23:14 作者:僚機Wingplane | 我要投稿
本題鏈接：
https://hdlbits.01xz.net/wiki/Exams/2014_q3c
給定如下所示的狀態(tài)分配表，實現(xiàn)邏輯函數(shù) Y[0] 和 z。
題目
答案
有限狀態(tài)機（Finite-State Machine，F(xiàn)SM），簡稱狀態(tài)機，是表示有限個狀態(tài)以及在這些狀態(tài)之間的轉(zhuǎn)移和動作等行為的數(shù)學(xué)模型。狀態(tài)機不僅是一種電路的描述工具，而且也是一種思想方法，在電路設(shè)計的系統(tǒng)級和 RTL 級有著廣泛的應(yīng)用。
Verilog 中狀態(tài)機主要用于同步時序邏輯的設(shè)計，能夠在有限個狀態(tài)之間按一定要求和規(guī)律切換時序電路的狀態(tài)。狀態(tài)的切換方向不但取決于各個輸入值，還取決于當前所在狀態(tài)。狀態(tài)機可分為 2 類：Moore?狀態(tài)機和?Mealy?狀態(tài)機。
參考內(nèi)容：
6.3 Verilog 狀態(tài)機?| 菜鳥教程：
https://www.runoob.com/w3cnote/verilog-fsm.html
標簽：
