1. 控制走線長度

控制走線長度，顧名思義，即短線規(guī)則，在進行PCB設計時應該控制布線長度盡量短，以免因走線過長引入不必要的干擾，特別是一些重要信號線，如時鐘信號走線，務必將其振蕩器放在離器件很近的地方。對驅動多個器件的情況，應根據(jù)具體情況決定采用何種網(wǎng)絡拓樸結構。

2. 盡量避免走線形成自環(huán)

PCB設計時，要注意信號線在不同層間形成走線自環(huán)路，尤其在多層板布線時，信號線在各層之間交叉走線，形成自環(huán)路的幾率較大，自環(huán)路會造成輻射干擾。

3.地環(huán)路最小原則

地環(huán)路最小規(guī)則，即信號線與其回路構成的環(huán)面積要盡可能小，環(huán)面積越小，對外的輻射越少，接收外界的干擾也越小。針對這一規(guī)則，在地平面分割時，要考慮到地平面與重要信號走線的分布，防止由于地平面開槽等帶來的問題；在雙層板設計中，在為電源留下足夠空間的情況下，應該將留下的部分用參考地填充，且增加一些必要的過孔，將雙面信號有效連接起來，對一些關鍵信號盡量采用地線隔離，對一些頻率較高的設計，需特別考慮其地平面信號回路問題，建議采用多層板為宜。

4.高速信號屏蔽設計

對應地線回路規(guī)則，實際上也是為了盡量減小信號的回路面積，多用于一些比較重要的信號，如時鐘信號，同步信號；對一些特別重要，頻率特別高的信號，應該考慮采用銅軸電纜屏蔽結構設計，即將所布的線上下左右用地線隔離，而且還要考慮好如何有效的讓屏蔽地與實際地平面有效結合。

5.避免“天線效應”

一般不允許出現(xiàn)一端浮空的布線，主要是為了避免產生“天線效應”，減少不必要的干擾輻射和接受，否則可能帶來不可預知的結果。

6.倒角規(guī)則

PCB 設計中應避免產生銳角和直角，產生不必要的輻射，同時工藝性能也不好。所有線與線的夾角應≥135°。

7.避免不同電源層重疊

不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設法避免，難以避免時可考慮中間隔地層。

8. 3W規(guī)則

為了減少線間竄擾，應保證線間距足夠大，當線中心距不少于 3 倍線寬時，則可保持 70%的電場不互相干擾，稱為 3W 規(guī)則。如要達到 98%的電場不互相干擾，可使用 10W 規(guī)則。

9.?20H規(guī)則

由于電源層與地層之間的電場是變化的，在板的邊緣會向外輻射電磁干擾。稱為邊緣效應?？梢詫㈦娫磳觾瓤s，使得電場只在接地層的范圍內傳導。以一個H（電源和地之間的介質厚度）為單位，若內縮 20H 則可以將 70%的電場限制在接地邊沿內；內縮 100H 則可以將 98%的電場限制在內。

10.?濾波電容配置規(guī)則（僅供參考）

（1）高頻濾波電容的配置
? ? ? ? ?① 小于 10 個輸出的小規(guī)模集成電路，f≤50MHz時，至少配接一個100nf的濾波電容。f≥50MHz時，每個電源引腳配接一個100nf的濾波電容。
? ? ? ? ?② 對于中大規(guī)模集成電路，每個電源引腳配接一個100nf的濾波電容。對電源引腳冗余量較大的電路也可按輸出引腳的個數(shù)計算配接電容的個數(shù)，每 5個輸出配接一個100nf 濾波電容。
? ? ? ? ?③ 對無有源器件的區(qū)域，每 6平方厘米至少配接一個 100nf。
? ? ? ? ?④ 對于超高頻電路，每個電源引腳配接一個1nf 的濾波電容。對電源引腳冗余量較大的電路也可按輸出引腳的個數(shù)計算配接電容的個數(shù)，每5個輸出配接一個1nf 濾波電容。
? ? ? ? ?⑤ 專用電路可參照應用手冊推薦的濾波電容配置。
? ? ? ? ?⑥ 對于有多種電源存在的電路或區(qū)域，應對每種電源分別按 1、2 和 3 條配接濾波電容。
? ? ? ? ?⑦ 高頻濾波電容應盡可能靠近 IC 電路的電源引腳處。
? ? ? ? ?⑧ 濾波電容焊盤至連接盤的連線應采用 0.3mm 的粗線連接，互連長度應≤1.27mm。

? ? ? ?（2）低頻濾波電容的配置
? ? ? ??① 每 5 只高頻濾波電容至少配接一只 10μf 低頻的濾波電容；
? ? ? ? ?② 每 5 只 10μf 至少配接兩只 47μf 低頻的濾波電容；
? ? ? ? ?③ 每 100cm2范圍內，至少配接 1 只 220μf或 470μf低頻濾波電容；
? ? ? ? ?④ 每個模塊電源出口周圍應至少配置 2 只 220μf 或 470μf 電容， 如空間允許，應適當增加電容的配置數(shù)量 ；
? ? ? ? ?⑤ 低頻的濾波電容應圍繞被濾波的電路均勻放置。