Cadence Virtuoso，發(fā)布版本IC6.1.8 ISR31 | 11.6 Gb

全球電子設(shè)計(jì)創(chuàng)新領(lǐng)域的領(lǐng)導(dǎo)者Cadence Design Systems，Inc.推出了Virtuoso，發(fā)行版IC6.1.8 ISR31（06.18.310），這是一個(gè)基于系統(tǒng)的整體解決方案，提供了從單個(gè)原理圖驅(qū)動(dòng)IC和封裝的模擬和LVS-clean布局的功能。

Cadence Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)將兩種世界級(jí)的Cadence技術(shù)——定制IC設(shè)計(jì)和封裝/PCB設(shè)計(jì)/分析——連接起來(lái)，創(chuàng)造了一種整體方法，自動(dòng)化并簡(jiǎn)化了多芯片異構(gòu)系統(tǒng)的設(shè)計(jì)和驗(yàn)證流程。利用Virtuoso原理圖編輯器和Virtuoso模擬設(shè)計(jì)環(huán)境，它為IC和封裝/系統(tǒng)級(jí)設(shè)計(jì)捕獲、分析和驗(yàn)證提供了一個(gè)單一的平臺(tái)。此外，Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)提供了一個(gè)與Cadence SiP級(jí)實(shí)現(xiàn)環(huán)境和Clarity三維解算器的自動(dòng)雙向接口。Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)使IC設(shè)計(jì)者能夠輕松地將系統(tǒng)級(jí)布局寄生因素納入IC驗(yàn)證流程，通過(guò)將封裝/板布局連接數(shù)據(jù)與IC布局寄生電氣模型相結(jié)合來(lái)節(jié)省時(shí)間。自動(dòng)生成的“系統(tǒng)感知”原理圖的結(jié)果可以很容易地用于創(chuàng)建最終電路級(jí)模擬的測(cè)試臺(tái)。Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)自動(dòng)化了整個(gè)流程，消除了將系統(tǒng)級(jí)布局寄生模型集成回IC設(shè)計(jì)者流程的高度手動(dòng)和易出錯(cuò)的過(guò)程。

這段視頻展示了工業(yè)界和學(xué)術(shù)界最常用的IC設(shè)計(jì)工具之一Cadence演奏家的基本介紹。它還展示了如何在抑揚(yáng)頓挫的藝術(shù)大師中編輯示意圖設(shè)計(jì)。

Cadence是電子設(shè)計(jì)和計(jì)算專(zhuān)業(yè)領(lǐng)域的關(guān)鍵領(lǐng)導(dǎo)者，利用其智能系統(tǒng)設(shè)計(jì)策略將設(shè)計(jì)概念轉(zhuǎn)化為現(xiàn)實(shí)。Cadence的客戶是世界上最具創(chuàng)造力和創(chuàng)新性的公司，為最具活力的市場(chǎng)應(yīng)用提供從芯片到電路板再到系統(tǒng)的非凡電子產(chǎn)品。

編輯

編輯切換為居中

產(chǎn)品：Cadence Virtuoso

版本：IC6.1.8 ISR31（06.18.310）修補(bǔ)程序

支持的體系結(jié)構(gòu)：x86_64

網(wǎng)站主頁(yè)：Just a moment...

支持的語(yǔ)言：英語(yǔ)

系統(tǒng)要求：Linux*

大小：11.6 Gb

鏈接：https://pan.baidu.com/s/1Tl0xJTxi1-I2ikQsgbUALA

提取碼：p9xu

--來(lái)自百度網(wǎng)盤(pán)超級(jí)會(huì)員V6的分享