鏈接：https://pan.baidu.com/s/1-ZnyD_p4DiIr87j7YHbc2Q?pwd=w5uf?

提取碼：w5uf

1.本書詳細闡述了不同抽象層的低功耗設計方法（包含電路，架構，算法及系統(tǒng)，時鐘，互聯(lián)線，存儲器等）以及設計挑戰(zhàn)和工藝限制
2.適合集成電路設計領域的研發(fā)工程師或研究員，以及大學相關專業(yè)的本科生和研究生，學習和掌握新的低功耗數(shù)字電路設計方法。

內(nèi)容簡介

　　《低功耗設計精解》以清晰的思路闡述低功耗數(shù)字集成電路設計問題，除了以教學的方式講述低功耗設計外，還提供了一個集成的方法論來討論每一個設計層級的功耗問題。
　　最后，《低功耗設計精解》解釋了未來降低功耗的主要設計困難以及物理層限制。
　　《低功耗設計精解》濃縮了作者在大學教學以及在公司實踐的大量經(jīng)驗，撰寫方式適合自學。每個章節(jié)都涉及不同層級的知識。所有章節(jié)都從基礎知識開始講述，并且?guī)缀跛姓鹿?jié)都包含高級設計知識。
　　《低功耗設計精解》采用了一種特殊的格式，不是以文字為主、以圖片為輔的傳統(tǒng)講述方式，而是采用以圖片為主、以文字為輔的講述方式。顯然，一圖勝過千言萬語。我們希望通過這種創(chuàng)新的格式幫助讀者系統(tǒng)地學習低功耗設計中的重要課題。
　　《低功耗設計精解》主要內(nèi)容包括：
　　納米晶體管和模型及功耗和能耗基礎
　　設計階段功耗優(yōu)化——電路層技術，架構，算法和系統(tǒng)
　　設計階段功耗優(yōu)化——互聯(lián)和時鐘，存儲器
　　待機功耗優(yōu)化——電路與系統(tǒng)，存儲器
　　動態(tài)運行功耗優(yōu)化——電路與系統(tǒng)
　　超低功耗／電壓設計
　　低功耗設計方法和流程

作者簡介

簡;拉貝艾（Jan Rabaey） IEEE Fellow，現(xiàn)在是伯克利無線研究中心（BWRC）的聯(lián)合主任，以及FCRP贊助的千兆規(guī)模系統(tǒng)研究中心（GSRC）主任。他在比利時魯汶大學應用科學專業(yè)獲得博士學位。1983~1985年，他在加州大學伯克利分校作訪問學者。1985~1987年，他在比利時IMEC擔任研究經(jīng)理，并在1987年加入加州大學伯克利分校電氣工程和計算機科學系，擔任Donald O Pederson特聘教授。