一、邏輯代數基礎

1. 卡諾圖基本原則

（1）若兩個最小項相鄰，可合并為一項消去一對不同因子；
（2）若四個最小項相鄰，可合并為一項消去兩對不同因子；
（3）若八個最小項相鄰，可合并為一項消去三對不同因子；
注意：最小項是乘積項，最大項是和的形式；卡諾圖中如果只有三個項，則高一位，低兩位；排列順序是00 01 11 10，最小項的序號從左到右依次是 m0 m1 m3 m2

1. 邏輯函數的表示方法有哪幾種？它們之間如何轉換？

邏輯函數的表達方式有四種，分別是邏輯函數式、邏輯真值表、邏輯圖、卡諾圖。

• 邏輯函數式轉換為真值表，首先需要將輸入邏輯變量的組成情況按順序寫出，再一一判斷輸出邏輯變量。

• 真值表轉換為函數式，首先要把輸出邏輯變量為1的情況標出，再看對應的輸入邏輯變量——1對應原變量，0對應反變量，每一組組內變量相乘，組外相加。

• 其它方式轉換為邏輯圖，最好統(tǒng)一轉換為函數式，再根據函數式的情況分類畫圖，最后統(tǒng)一起來。 其它方式轉換為卡諾圖

二、邏輯門電路

1. 試說明在vi1接高電平（3.4V）的情況下，用萬用電表測量圖2.1的vi2端得到的電壓為多少？圖中的與非門為74系列的TTL電路，萬用電表使用5V量程，內阻為20kΩ/V。（1.4V）

1. 由TTL反相器的電壓傳輸特性可知，其閾值電壓VTH是（ 1.4 ）V左右。

2. OC門（集電極開路門）：當輸入有低電平時，可認為此時門的輸出端為高阻狀態(tài)。

3. TS門（三態(tài)門）：除了高低電平之外，還有第三個狀態(tài)。

4. OC門主要用于線與：
   下圖所示電路Y輸出為：
   

1. CMOS門電路在外部特性上與TTL門電路有哪些區(qū)別？

電源范圍更寬，更低功耗，抗干擾能力更強，連接方便

三、組合邏輯電路

1. 奇偶校驗器
   

1. 數據選擇器
   

1. 編碼器：將不同的事物用二進制代碼表示的電路。

（1）普通編碼器：任何時刻只允許一個輸入信號有效，否則輸出將會發(fā)生混亂。
圖為高電平有效的8線-3線普通編碼器功能表

（2）優(yōu)先編碼器：在優(yōu)先編碼器中，對每一位輸入都設置了優(yōu)先權，因此允許兩位以上的輸入信號同時有效，但優(yōu)先編碼器只對優(yōu)先級較高的輸入進行編碼，從而保證編碼器工作的可靠性。
圖為高電平有效的8線-3線優(yōu)先編碼器功能表，I7優(yōu)先級最高，I0優(yōu)先級最低

（3）74LS148
低電平有效的。

• ~S為選通輸入端，當~S=1時，所有的輸出端均被封鎖在高電平；只有在~S=0時，編碼器才能正常工作。

• ~Ys為選通輸出端，當~S=0，~Ys=0時，表示電路工作，但無編碼輸入。

• ~Yex為拓展段，當且~S=0,~Yex=0時，表示電路工作，而且有編碼輸入。

• 表中~I7的優(yōu)先權最高，~I0的優(yōu)先級最低，注意編碼也是取的反碼

1. 譯碼器：將二進制代碼譯成對應輸出的高、低電平信號的電路，稱為譯碼器。

74LS138

• S1, ~S2, ~S3為片選輸入端，控制多片連接，拓展功能。

• 當S1=1, ~S2+~S3=0時，譯碼器工作，否則譯碼器被禁止，所有的輸出端被封鎖在高電平。

• 輸出取反碼
  3線-8線譯碼器輔以門電路后，更適用于實現3輸入多輸出的組合邏輯函數，因為它的每個輸出都對應輸入3位代碼的最小項的非。

1. 加法器

• 半加器：不考慮來自低位的進位將兩個二進制相加。
  

• 全加器：考慮來自低位的進位
  

1. 數值比較器
   

四、觸發(fā)器

1. 觸發(fā)器是指能夠記憶一位二值信號的基本邏輯單元電路，具有的特點：

（1）兩個能自動保持穩(wěn)定的狀態(tài)，“1”態(tài)和“0”態(tài)；
（2）根據不同的輸入信號，可以置成“1”態(tài)和“0”態(tài)；
（3）輸入信號消失后，獲得的新狀態(tài)能自行保持下來。

1. 觸發(fā)器的分類

（1）從電路結構不同：直接型、同步型、主從型、邊沿型。
（2）從邏輯功能不同：RS 觸發(fā)器、JK觸發(fā)器、T觸發(fā)器、T’ （翻轉型）觸發(fā)器。
（3）從存儲數據的原理不同：靜態(tài)、動態(tài)。

1. 基本觸發(fā)器

基本RS觸發(fā)器

• ~SD為置位段，低電平有效；

• ~RD為復位端，低電平有效；

• ~SD和~RD不能同時作用，約束條件~SD+~RD=1；

1. 同步觸發(fā)器

同步RS觸發(fā)器

• S為置位段，高電平有效；

• R為復位端，高電平有效；

• S和R不能同時作用，約束條件：SR=0；

• CP=0，觸發(fā)器的狀態(tài)保持不變；CP=1，輸入信號能隨時多次改變觸發(fā)器的狀態(tài)。

1. 主從觸發(fā)器：一個主觸發(fā)器，一個從觸發(fā)器。

(1)主從RS觸發(fā)器動作特點：

（2）主從JK觸發(fā)器

主從JK觸發(fā)器有可能發(fā)生一次翻轉現象。

1. 邊沿觸發(fā)器

邊沿觸發(fā)器動作特點

五、脈沖波形的產生與整形

1. 獲取矩形脈沖波形的途徑

• 利 用 各 種 形 式 的 多 諧 振 蕩 器 電 路 直 接 產 生 所 需 要 的矩 形 脈 沖 ；

• 通 過 各 種 整 形 電 路 把 已 有 的 周 期 性 變 化 波 形 變 換 為 符 合 要 求 的 矩 形 脈 沖

1. 施密特觸發(fā)器

性 能 特 點
1 ） 輸 出 從 低 電 平 跳 到 高 電 平 時 對 應 的 輸 入 電 平 ， 與 輸 出 從 高 電 平 跳 到 低 電 平 時 對 應 的 輸 入 電 平 不 同 ， 電 路 有 兩 個 不 同 的 閾 值 電 壓 。
2 ） 在 電 路 狀 態(tài) 轉 換 時 ， 通 過 電 路 內 部 的 正 反 饋 過 程使 輸 出 電 壓 波 形 的 邊 沿 變 得 很 陡 。

利 用 這 兩 個 特 點 不 僅 能 將 邊 沿 變 化 緩 慢 的 信 號 波 形 整 形 為 邊 沿 陡 峭 的 矩 形 波 ， 而 且 可 以將 疊 加 在矩形 脈沖 高 、 低 電 平 上 的 噪 聲 有 效 地 清 除 。

1. 單穩(wěn)態(tài)觸發(fā)器

(1) 工 作 特 點
1 ） 它 有 穩(wěn) 態(tài) 和* 暫 穩(wěn) 態(tài)* 兩 個 不 同 的 工 作 狀 態(tài) ：
2 ） 在 外 界 觸 發(fā) 脈 沖 作 用 下 ， 能 從 穩(wěn) 態(tài) 翻 轉 到 暫 穩(wěn) 態(tài) ， 在 暫 穩(wěn) 態(tài) 維 持 一 段 時 間 以 后 ， 再 自 動 返 回 穩(wěn) 態(tài) ：
3 ） 暫 穩(wěn) 態(tài) 維 持 時 間 的 長 短 取 決 于 電 路 本 身 的 參 數 ， 與 觸 發(fā) 脈沖 的 寬 度 和 幅 度 無 關 。
由 于 具 備 這 些 特 點，單 穩(wěn) 態(tài) 觸 發(fā) 器 被 廣 泛 應 用 于 脈 沖 整 形 、 延 時 （ 產 生 滯 后 于 觸 發(fā) 脈 沖 的 輸 出 脈 沖 》 以 及 定 時 《 產 生 固 定 時 間 寬 度 的 脈 沖 信 號 ） 等 。
主要參數：暫穩(wěn)態(tài)脈沖寬度tw（脈沖寬度tw是指從脈沖前沿到達__0.5___Vm起，到脈沖后沿到達__0.5___Vm為止的一段時間。）

1. 多諧振蕩器

（ 1 ） 特 點
多 諧 振 蕩 器 是 一 種 自 激 振 蕩 器 ， 也 稱 為== 無 穩(wěn) 態(tài) 觸 發(fā) 器== 。* 在 接 通 電 源 以 后 ， 不 需 外 加 觸 發(fā) 信 號 ， 便 能自 動 輸 出 一 定 頻 率 的 矩 形 脈 沖* 。 由 于 矩 形 波 中 含 有 豐 富 的 高 次 諧 波 分 量 ， 所 以 習 慣 上 又 把 矩 形 波 振 蕩 器 叫 做 多 諧 振 蕩 器 。
（ 2 ） 主 要 參 數
振 蕩 周 期 T 或 振 蕩 頻 率 f

1. 三種電路特點比較

（1）三 種 電 路 中 ， 只 有 多 諧 振 蕩 器 屬 于 脈 沖 波 形 的 *產 生 電 路 *， 而 施 密 特 觸 發(fā) 器 和 單 穩(wěn) 態(tài) 觸 發(fā) 器 都 屬 于 脈 沖 波 形 的 整 形 電 路 ；
《 2 》 三 種 電 路 中 ， *多 諧 振 蕩 器 沒 有 穩(wěn) 態(tài) ， 施 密 特 觸 發(fā) 器 有 兩 個 穩(wěn) 態(tài) ， 單 穩(wěn) 態(tài) 觸 發(fā) 器 只 有 一 個 穩(wěn) 態(tài) *。

1. 555定時器

(1) 由555定時器不可以組成____D______。
A.單穩(wěn)態(tài)觸發(fā)器
B.多諧振蕩器
C.施密特觸發(fā)器
D.JK觸發(fā)器
(2)施密持觸發(fā)器常用于對脈沖波形的______C_____。
A.定時
B.計數
C.整形
D.產生

六、時序邏輯電路

1. 時序邏輯電路是指電路任意時刻的輸出信號不僅取決于該時刻的輸入信號，還與電路的原來狀態(tài)有關，主要由（組合邏輯電路）和（存儲電路）組成。

2. 時序邏輯電路的分類：

（1）根據存儲電路中觸發(fā)器的動作特點分為：

• 同步時序邏輯電路：所有觸發(fā)器的狀態(tài)在同一時刻發(fā)生變化；

• 異步時序邏輯電路：觸發(fā)器的狀態(tài)不是在同一時刻發(fā)生變化。
  （2）根據輸出變量的特點分為：

• 米利型：Y=F（X，Q）；

• 穆爾型：Y=F（Q）.

1. 描述時序邏輯電路邏輯關系的三大方程分別是 驅動方程、輸出方程和狀態(tài)方程。

2. 同步時序邏輯電路的分析方法：

A. 分 析 方 法 的 任 務 ：
給 定 時 序 邏 輯 電 路 ， 找 出 其 變 化 規(guī) 律
B. 步 驟 ：
1)． 寫 出 驅 動 方 程
2)． 寫 出 輸 出 方 程
3)． 求 狀 態(tài) 方 程
4)． 計 算 狀 態(tài) 轉 換 表
5)． 畫 狀 態(tài) 轉 換 圖
6)． 畫 時 序 圖
7)． 說 明 其 邏 輯 功 能

1. 時序邏輯電路的設計

（1）時 序 邏 輯 電 路 的 設 計 的 任 務
要 求 設 計 者 根 據 給 出 的 具 體 邏 輯 問 題 ， 求 出 實 現 這 一 邏 輯 功 能 的 邏 輯 電 路 。
（2） 時 序 邏 輯 電 路 的 設 計 的 原 則 ：所 得 到 的 設 計 電 路 結 果 應 力 求 簡 單 。
a. SSI 設 計 ： 電 路 最 簡 的 標 準 是 所 用 的 觸 發(fā) 器 和 門 電 路 的 數 目 最 少 ， 而 且 觸 發(fā) 器 和 門 電 路 的 輸 入 端 數 目 也 最 少 。
b. MSI 設 計 電 路 最 簡 的 標 準 則 是 使 用 的 集 成 電 路 數 目 最 少 ， 種 類 最 少 。 而 且 互 相 間 的 連 線 也 最 少 。
（3）同步時序邏輯電路的設計步驟

1. 寄存器：寄存器是由觸發(fā)器組成的用來暫存一組二進制數碼的邏輯部件，它是構成計算機CPU中最基本的邏輯部件，主要功能：清除數碼、接收數碼、暫存數碼、輸出數碼、移位功能。

2. 寄存器的工作模式：

（1）兩拍接收工作模式：發(fā)清零脈沖、準備數據、發(fā)接收脈沖。
（2）單拍接收工作模式：準備數據、發(fā)接收脈沖。
（3）多位數碼接收工作模式：并出并入。
（4）串行移位接收工作模式：串入并出。
（5）環(huán)形移位工作模式；
（6）扭環(huán)形移位工作模式。

1. 寄存器類型：

（1）數碼寄存器；
（2）雙向移位寄存器，如74LS194

1. 寄存器的應用：

（1）串行輸入數據；
（2）乘2運算；
（3）除2運算；
（4）環(huán)形移位寄存器；

（5）扭環(huán)形移位寄存器

1. 計數器分類:

a. 按 工 作 方 式 分 ： 異 步 計 數 器 ， 同 步 計 數 器
b. 按 編 碼 方 式 分 ： 二 進 制 計 數 器 ， 二 一 十 進 制 計 數 器 ， 任 意 進 制 計 數 器
c. 按 工 作 特 點 分 ： 加 法 計 數 器 ， 減 法 計 數 器 ， 可 逆 計 數 器

1. 異步計數器的加法、減法模式，觸發(fā)器均接成T'觸發(fā)器；同步計數器的加法、減法模式，觸發(fā)器均接成T觸發(fā)器。

2. 任意進制計數器
   

1. 
   圖為六進制計數器，計數從1001開始，順序計數到0100時置回1001.

七、數字系統(tǒng)概述

1. 數字系統(tǒng)分為功能拓展和系統(tǒng)綜合兩大類。其中：

（1）功能拓展：由多片同一類型芯片組成的數字系統(tǒng)稱為功能拓展，主要分為：

a. 中規(guī)模集成組合邏輯電路的功能拓展
例 ： 由 2 片 3-8 譯 碼 器 74LS138 擴 展 成 4-16 線 譯 碼 器 。
b. 中 規(guī) 模 集 成 *時 序 邏 輯 電 路 *的 功 能 擴 展
例 ： 用 2 片 74161 構 成 256 以 內 的 任 意 進 制 計 數 器 。
c. 存 儲 器 容 量 的 擴 展
例 ： 將 多 片 存 儲 器 組 合 起 來 ， 形 成 一 個 大 容 量 的 存 儲 器 。

（2）系統(tǒng)綜合：由多片不同類型芯片組成的數字系統(tǒng)稱為系統(tǒng)綜合，主要分為：

a. 組 合 復 合 型 : 由 多 片 *不 同 組 合 邏 輯 芯 片 *構 成 的 數 字 系 統(tǒng) 稱 為 組 合 復 合 型 。
例 ： 由 2 片 74LS283 和 1 片 74LS85 組 成 BCD 碼 加 法 器
b. 時 序 復 合 型 ：由 多 片 *不 同 時 序 邏 輯 芯 片 *構 成 的 數 字 系 統(tǒng) 稱 為 時 序 復 合 型 。
例 ：由74LS194和 74LS160 組 成 跳 頻 信 號 發(fā) 生 器 。
c. 組 合 時 序 型: 由 組 合 邏 輯 芯 片 控 制 時 序 邏 輯 芯 片 所 構 成 的 數 字 系 統(tǒng) 稱 為 組 合
例 ： 用 8 線 一 3 線 優(yōu) 先 編 碼 器 74LS148 和 同 步 四 位 二 進 制 計 數 器 74LS161 組 成 的 可 控 分 頻 器
d. 時 序 組 合 型 : 由 時 序 邏 輯 芯 片 控 制 組 合 邏 輯 芯 片 所 構 成 的 數 字 系 統(tǒng) 稱 為 時 序 組 合 型 。
例 ：74LS161 和 74LS138 組 成 順 序 脈 沖 發(fā) 生 器；74Ls161 和 74LS151 組 成 的 序 列 信 號 發(fā) 生 器 。

1. 數字系統(tǒng)的一般分析方法：模塊化分析方法步驟

步驟：
（1）模塊功能： 列 出 各 功 能 模 塊 的 邏 輯 功 能 。
（ 不 必 從 模 塊 內 部 電 路 分 析 ， 把 各 模 塊 看 成 黑 箱 處 理 ）
（ 2 ）模塊關系： 根 據 給 出 的 電 路 圖 理 清 各 模 塊 之 間 的 連 接 關 系 或 控
制 關 系 。
（ 3 ）工作狀態(tài)： 根 據 給 定 條 件 分 析 各 模 塊 的 工 作 狀 態(tài) 以 及 整 個 系 統(tǒng)
的 工 作 狀 態(tài) 。
（ 4 ） 狀態(tài)分析：列 出 整 個 系 統(tǒng) 的 功 能 表 或 狀 態(tài) 轉 換 圖 或 者 畫 出 其 時
序 圖 。
（ 5 ） 總結：說 明 整 個 系 統(tǒng) 的 邏 輯 功 能 。

1. 數字系統(tǒng)的模塊化設計方法步驟

（ 1 ） 邏 輯 抽 象 ： 確 定 輸 入 、 輸 出 邏 輯 變 量 和 電 路 狀 態(tài) 數
（ 2 ） 確 定 系 統(tǒng) 的 時 鐘 信 號 。
（ 3 ） 根 據 系 統(tǒng) 的 設 計 要 求 ， 劃 分 系 統(tǒng) 的 模 塊 。
（ 4 ） 根 據 各 功 能 模 塊 的 要 求 選 用 SSI 、 MS 1 、 LSI 實 現 。
（ 5 ） 畫 出 數 字 系 統(tǒng) 電 路 圖 。

八、半導體存儲器

1. 半導體存儲器的分類：只讀存儲器（ROM）和隨機存取存儲器（RAM）。

2. ROM（Read Only Memory）是存儲固定信息的存儲器件，即先把信息和數據寫入到存儲器中，在正常工作時它存儲的數據是固定不變的，只能讀出，不能迅速寫入。

特點：掉電之后存儲的數據不會丟失。
電路結構：包含存儲矩陣、地址譯碼器和輸出緩沖器三個組成部分。
用途：
（ 1 ） 存 儲 各 種 程 序 代 碼 ；
（ 2 ） 實 現 多 輸 入 、 多 輸 出 邏 輯 函 數 真 值 表 ；
（ 3 ） 代 碼 的 變 換 、 符 號 和 數 字 顯 示 等 有 關 數 字 電 路 及 存 儲 各 種 函 數 等 。

1. PROM（可編程只讀存儲器）：出廠時，制作的是一個完整的二極管或三極管存儲單元矩陣，相當于所有的存儲單元全部存入1。在每個單元的三極管發(fā)射極上接有快速熔絲。

2. 一片8K×8位的ROM存儲器需要（ 13 ）根地址線。

8k*8表示：內存共有8K個單元（每單元8位二進制數）
則內存容量為8KB=8x1024B =8192B =2^13 B
地址線至少需13根

1. EPROM(可擦除可編程存儲器)：

（1）UVEPROM：采用浮柵型MOS器件，紫外線照射擦除。
（2）E^2PROM：采用浮柵工藝，但可利用一定寬度電脈沖擦除。
（3）快閃存儲器：既 吸 收 了 EPROM 結 構 簡 單 、 編 程 可 靠 的 優(yōu) 點 ， 又 保 留 了 E2PROM 用 隧 道 效 應 擦 除 的 快 捷 特 性 ， 而 且 集 成 度 可 以 做 得 很 高 。

1. RAM（Random Access Memory）是隨機存取存儲器，讀寫方便。

特點：所存儲信息會因斷電而丟失。
用途：常 用 來 放 一 些 采 樣 值 、 運 算 的 中 間 結 果 ， 數 據 暫 存 、 緩 沖 和 標 志 位 等 。

1. SRAM（靜態(tài)隨機存取存儲器）：通常由存儲矩陣、地址譯碼器和讀/寫控制電路三部分組成，其靜態(tài)存儲單元由六管NMOS靜態(tài)存儲單元組成。

2. DRAM（動態(tài)隨機存取存儲器），由三管MOS構成動態(tài)存儲單元。

3. 存儲器的主要技術指標：

（1）存儲容量：該存儲器基本存儲單元的總數，存儲器中的存儲容量寫成（字數×位數）的形式。
（2）存儲時間：一般用讀（或寫）周期描述，周期越短，工作速度越快。

1. 存儲器的應用：

（1）作函數運算表電路；
（2）實現組合邏輯函數；

1. 本章所講的半導體存儲器和前面所學的寄存器、鎖存器等有什么區(qū)別和聯系？

存儲器用于存儲數據，寄存器主要用于存放硬件地址，而鎖存器一般用于做控制
寄存器存在于CPU中，速度很快，數目有限；
存儲器就是內存，速度稍慢，但數量很大；
計算機做運算時，必須將數據讀入寄存器才能運算。

九、可編程邏輯器件

1. 數 字 系 統(tǒng) 的 實 現 方 法

(1) 通 用 型 SS | 、 MSI 、 LS | · 一 模 塊 化 設 計 方 法 。 使 用 方 便 靈 活 。 但 是 系 統(tǒng) 體 積、 功 能 、 重 量 較 大 ，可 靠 性 和 可 維 護 性 較 差 。
(2)專 用 集 成 電 路 (ASIC) 一 · 能 把 所 設 計 的 數 字 系 統(tǒng) 做 成 一 片 大 規(guī) 模 集 成 電 路 ， 體 積 小 、 重 量 輕 、 功 耗 低 ， 可 靠 性 高 。 但 是 成 本 很 高 ， 而 且 設 計 、 制 造 的 周 期 較 長 。
(3) 可 編 程 邏 輯 器 件 （ PLD) 一 · 作 為 一 種 通 用 器 件 生 產 的 ， 但 它 的 邏 輯 功 能 是 由 用 戶 通 過 對 器 件 編 程 來 設 定 。

1. PLD一般由輸入電路、與陣列、或陣列和輸出電路組成。

2. FPLA（現場可編程邏輯陣列），一般由可編程的與邏輯陣列和可編程的或邏輯陣列以及輸出緩沖器組成。任何一個復雜的邏輯函數式都可以變換成與-或表達式，所以可利用FPLA實現邏輯函數。

3. FPLA與（P）ROM的基本結構比較：

（1）PROM的基本結構：由于 PROM 的“ 與 ” 陣 列 為 --全 譯 碼 制-- ， 當 輸 入 有 n 個 變 量 時 ， 有 2^n 個 與 項 ， 陣 列 較 大 、 開 關 時 間 較 長
（2）FPLA 與 （ P ） ROM 的 比 較
1 ） *電 路 結 構 極 為 相 似 ， 都 是 由 一 個 與 邏 輯 陣 列 、 或 邏 輯 陣 列 和 輸 出 緩 沖 器 組 成 。
2 ） （ P ） ROM 的 與 邏 輯 陣 列 是 固 定 的 ， 而 FPLA 的 與 邏 輯 陣 列 是 可 編 程 *的 。
3 ） §ROM 的 與 邏 輯 陣 列 將 輸 入 變 量 的 全 部 最 小 項 都 譯 出 了 ， 而 FPLA 的 與 邏 輯 陣 列 只 產 生 所 需 要 的 少 得 多 的 乘 積 項 。

1. PAL（可編程陣列邏輯），PAL器件一般由可編程的與邏輯陣列、固定的或邏輯陣列和輸出電路三部分組成。

2. PAL的輸出結構類型：

（1）專用輸出結構：
a. 其 輸 出 端 是 一 個 與 或 門 、 與 或 非 門 或 者 是 互 補 輸 出 結 構 ：
b. 其 共 同 特 點 是 所 有 設 置 的 輸 出 端 只 能 用 作 輸 出 使 用 ；
c. 該 結 構 的 PAL 器 件 只 能 用 來 產 生 組 合 邏 輯 函 數 。
（2）可編程輸入/輸出結構：
輸 出 端 是 一 個 具 有 可 編 程 控 制 端 的 三 態(tài) 緩 沖 器 ， 控 制 端 由 與 邏 輯 陣 列 的 一 個 乘 積 項 給 出 。 同 時 。 輸 出 端 又 經 過 一 個 互 補 輸 出 的 緩 沖 器 反 饋 回 與 邏 輯 陣 列 。
（3）寄存器輸出結構：
a. 該 結 構 在 輸 出 三 態(tài) 緩 沖 器 和 與 - 或 邏 輯 陣 列 的 輸 出 之 間 串 進 了 由 D 觸 發(fā) 器 組 成 的 寄 存 器 。 同 時 ， 觸 發(fā) 器 的 狀 態(tài) 又 經 過 互 補 輸 出 的 緩 沖 器 反 饋 回 與 邏 輯 陣 列 的 輸 入 端 。
b. 該 結 構 不 僅 可 以 存 儲 與 或 邏 輯 陣 列 的 輸 出 的 狀 態(tài) ， 而 且 能很方便的組成各種時序邏輯電路。

1. PAL 器 件 使 用 時 的 優(yōu) 缺 點

優(yōu)點： (1) PAL 選 定 芯 片 型 號 后 ， 其 輸 出 結 構 就 選 定
(2) PAL 有 20 多 種 不 同 的 型 號 可 供 用 戶 使 用
(3) PAL 器 件 的 出 現 為 數 字 電 路 的 研 制 工 作 和 小 批 量 產 品 的 生 產 提 供 了 很 大 的 方 便
缺點：(4) PAL 采 用 的 是 雙 極 型 熔 絲 工 藝 ， 只 能 一 次 性 編 程
(5) PAL 輸 出 方 式 是 固 定 的 ， 不 能 重 新 組 態(tài) ， 因 而 編 程 靈 活 性 較 差 。

1. GAL（通用陣列邏輯），特點：

（1） GAL 采 用 電 可 擦 除 的 CMOS (E2CMOS) 工 藝 制 造 ， 可 反 復 多 次 編 程
（2）G A L 采 用 可 編 程 的 輸 出 邏 輯 宏 單 元 0 L M C （ Output Logic Macro Cell) ， 輸 出 組 態(tài) 靈 活 ， 具 有 很 強 的 通 用 性
（3） GAL 具 有 加 密 功 能

1. OLMC的工作模式：

專 用 輸 入 模 式
專 用 組 合 輸 出 模 式
帶 反 饋 的 組 合 輸 出 模 式
時 序 邏 輯 的 組 合 輸 出 模 式
寄 存 器 輸 出 模 式

十、數模和模數轉換

1. AD、DA的含義：

（1） A/D 轉 換
把 模 擬 信 號 轉 換 為 數 字 信 號 的 過 程 稱 為 模 一 數 轉 換 ， 簡 稱 為 A/D 轉 換
把 實 現 A/D 轉 換 的 電 路 稱 為 A/D 轉 換 器 ， 簡 稱 為 ADC
（2）D/A 轉 換
把 數 字 信 號 轉 換 為 模 擬 信 號 的 過 程 稱 為 數 一 模 轉 換 ， 簡 稱 為 D / A 轉 換
把 實 現 D / A 轉 換 的 電 路 稱 為 D / A 轉 換 器 ， 簡 稱 為 DAC

1. ADC和DAC的性能指標：

（1）轉換速度
（2）轉換精度

1. AD轉換的基本步驟：取樣、保持、量化、編碼。

2. 取樣：香農取樣定理：

為 了 保 證 采 樣 信 號Vs 、 能 正 確 地 表 示 模 擬 輸 入 信 號 Vi, 必 須 滿 足 ：fs≥fimax
其中，fs表示采 樣 頻 率 ，即 每 秒 鐘 采 樣 的 次 數 ；fimax表示輸入信 號 的 最 高 頻率分量的頻率。

1. 量 化 ： 把 采 樣 電 壓 表 示 為 最 小 量 化 單 位 （ △ ） 的 整 數 倍 的 過 程 即 ： [Vs/ △]， 余 數 即 為 量 化 誤 差

2. 編碼：把 量 化 的 結 果 （ △ 的 整 數 倍 ） 用 二 進 制 代 碼 表 示 ， 這 些 代 碼 就 是 A / D 轉 換 的 結 果 。

3. 下列A/D轉換器中，轉換速度最快的是___A______

A.并聯比較型
B.計數器型
C.逐次逼近型
D.雙積分型

1. 下列4種A/D轉換器類型中，抗干擾能力最強的是 (D) 。

A.并聯比較型ADC
B.計數型ADC
C.逐次漸近型ADC
D.雙積分型ADC

本文使用 文章同步助手 同步