一、前言

????狀態(tài)機的實現(xiàn)有很多方式，如auto，one_hot，sequential，如下圖中Synthesis中-fsm_extraction的配置項，但此處作用范圍為全局，如果要對部分狀態(tài)機指定實現(xiàn)方式，則可通過在RTL代碼中設(shè)置FSM_ENCODING屬性。

二、FSM_ENCODING

????2.1 屬性介紹

????FSM_ENCODING可以控制狀態(tài)機的編碼方式，屬性放置于狀態(tài)寄存器的前面，可設(shè)置的值有one_hot,sequential,johnson,gray,user_encoding,none,auto，默認(rèn)值為auto，設(shè)置為auto時由綜合工具決定編碼方式，user_encoding則表示讓綜合工具綜合出狀態(tài)機，但是使用RTL中由用戶設(shè)定的編碼方式。FSM_ENCODING可以使用在RTL和XDC中。

使用格式：（*fsm_encoding="one_hot"*） reg state_machine;

????2.2 工程代碼

????此處以一個常用例子序列1101檢測的代碼為例，檢測到輸入序列為1101則輸出1，否則輸出0，

module FSM( d,clk,rst,out);

input d,clk,rst;

output reg out;

(*fsm_encoding="gray"*)reg [2:0] current_state,next_state;

parameter [2:0] s0=3'b000,s1=3'b001,s2=3'b010,s3=3'b011,s4=3'b100;

always@(posedge clk,posedge rst)

begin?

? ? if(rst==1)

? ? ? ? current_state<=s0;

? ? else

? ? ? ? current_state<=next_state;

end

always@(*)

begin?

? ? case(current_state)

? ? s0:if(d==1)

? ? ? ? next_state<=s1;

? ? ? ? else

? ? ? ? next_state<=s0;

? ? s1:if(d==1)

? ? ? ? next_state<=s2;

? ? ? ? else

? ? ? ? next_state<=s0;

? ? s2:if(d==0)

? ? ? ? next_state<=s3;

? ? ? ? else

? ? ? ? next_state<=s2;? ? ? ?

? ? s3:if(d==1)

? ? ? ? next_state<=s4;

? ? ? ? else

? ? ? ? next_state<=s0;

? ? s4:if(d==1)

? ? ? ? next_state<=s2;

? ? ? ? else

? ? ? ? next_state<=s0;??

? ? ?default:next_state<=s0;

? ? ?endcase

end

always@(*)

begin

? ? if(current_state==s4)

? ? ? ? out=1;

? ? else

? ? ? ? out=0;

end

endmodule??

? ?2.3 結(jié)果

設(shè)置為gray時，綜合結(jié)果如下圖，網(wǎng)表名稱自動加上gray

設(shè)置為one_hot時，綜合結(jié)果如下圖，網(wǎng)表名稱自動加上onehot

設(shè)置為sequential時，綜合結(jié)果如下圖，網(wǎng)表名稱自動加上sequential，不同編碼方式使用的LUT和FF資源類型和數(shù)量存在差異。

????2.4 參考資料

用戶手冊《ug901-vivado-synthesis.pdf》

書籍《數(shù)字電路與FPGA設(shè)計》