實驗名稱：可編程器件與ISE軟件的應(yīng)用

設(shè)計方式：原理圖

難度：??（初學者&軟件安裝減益）

適用教材：郭宇鋒《電工電子基礎(chǔ)實驗（第2版）》

寄語：電工電子基礎(chǔ)實驗A，啟動！

一、配置ISE14.7

? 1. 軟件安裝注意事項

? ? ? 出于預(yù)習報告寫作、實驗操作、考試復(fù)習的需要，我們有必要在自己電腦上下載ISE14.7，并熟習其操作。網(wǎng)上有多個優(yōu)秀的安裝教程，本文不再贅述，我主要介紹安裝過程中的注意事項。

? ?? ?? 我使用的系統(tǒng)是Win10，安裝ISE14.7主要有兩種方式：標準安裝（作為軟件安裝）、Win10版安裝（作為VirtualBox虛擬機安裝），建議電腦配置不太好的同學選擇標準安裝，追求軟件界面美觀（其實就是更清晰一點）選擇后者。

? ? ? ? 【標準安裝·注意事項】在Select Installation Options中，建議取消勾選WinCap和WebTalk，它們會導致安裝程序在最后卡住不動（當然這時候直接退出的話ISE軟件激活后也是可以使用的）；如果勾選Cable Drivers，你的筆記本電腦可以帶到實驗室去代替實驗室的老臺式機，進行燒錄等操作（當然要經(jīng)過教師同意）。

? ? ? ? 【W(wǎng)in10版安裝注意事項】建議順道去官網(wǎng)下一份幫助文檔（14.7 Installation Guide and Release Notes），文檔測試的VirtualBox版本是5.2.3.4，可以到VB的官網(wǎng)下載，還要記得下對應(yīng)的Extension_Pack，也能夠?qū)崿F(xiàn)上文Cable Drivers的功能最后在虛擬機設(shè)置里調(diào)整一下設(shè)置即可。

? ? ? ? 安裝好后可以用VirtualBox啟動虛擬機，在虛擬機的桌面雙擊 “Project Navigator” 啟動ISE1.47。若安裝好后虛擬機啟動失敗，VBox彈出的報錯窗口會提示關(guān)鍵信息；我遇到的問題是Win10的Hyper-V沒有完全關(guān)閉導致的，可以去搜索 “Win10如何徹底關(guān)閉Hyper-V” 參考并嘗試修復(fù)。需要注意的是，關(guān)閉Hyper-V后，將無法使用Win10的Linux子系統(tǒng)的功能，但是仍然可以使用VBox等第三方虛擬機。

? 2.?項目配置（今后的實驗中都要用這個配置）

? ? ? ? 我們實驗室用到的實驗箱是 “DGDZ-5型電工電子實驗箱”，在課本的附錄可以看到更詳細的參數(shù)，如管腳對應(yīng)端口。實驗的設(shè)計方式是原理圖（Schematic），在軟件中依次選擇 File --> New Project，輸入項目名稱、選擇路徑（實驗室電腦推薦保存到D盤的某個目錄下，方便下次找到）、選擇 top-level source 為?Schematic（默認應(yīng)該是HDL），如下圖所示：

? ? ? ? 點擊Next，按下圖依次選擇 Family、Device 和 Speed，其中Speed在我做實驗時設(shè)置-4是沒問題的，也是教師課堂上的操作，但站內(nèi)視頻教程是-5。

? ? 如果是自己的筆記本，設(shè)置好后再新建下一個項目時，會保留上一次的配置；實驗室的電腦關(guān)機后清理數(shù)據(jù)，應(yīng)該每次都要設(shè)置好，以免燒錄不進去。

二、實驗流程

? ? ? ? 大部分實驗中的ISE軟件操作可按 “設(shè)計原理圖、仿真、管腳約束、燒錄”的步驟進行。

? ? ?建議搭配站內(nèi)視頻食用：BV1Kv41187Nq

1. 設(shè)計原理圖

? ? ? ??項目建立好后，在左側(cè)Design標簽下可以找到芯片圖標即名稱，選中芯片后單擊右鍵，選擇New Source，選擇Schematic，輸入名稱，如下邊兩張圖所示：

? ? ? ? 此時我們建立了一張新的空白原理圖。注意觀察左側(cè)下方的標簽，我們選擇 Symbols，也可以點擊下圖中紅圈標記的按鈕快速跳轉(zhuǎn)到 Symbols。這個目錄下存放各種元器件，Categories下是各種分類，數(shù)電實驗中主要用到的類別是：General（基本，包括 低電平gnd 和 高電平vcc）、Logic（邏輯門）、Decoder（譯碼器）、Mux（數(shù)據(jù)選擇器）、Flip_Flop（觸發(fā)器）、Counter（計數(shù)器）、Shift_Register（移位寄存器）等。

? ? ? ? 補充：上圖綠色圈中的按鈕是添加導線按鈕，可以用于連接各元件的輸入輸出端口；紅圈正上方的兩個取卡針一樣的按鈕是 Add I/O Marker，是用于整個原理圖的輸入輸出端口的標記，在后面管腳約束處會用到；選中元件后可以點擊下方的Symbol Info查看元件的信息，包括其用法，也可以在原理圖中單擊元件（選中后會變成紅色），右鍵后找到Symol，也可以查看Symbol Info。需要注意的是，這里的元件跟數(shù)電課上的74系列芯片有較大差別，74系列芯片更具體、功能更多更復(fù)雜。

? ? ? 單擊需要的元件后（這里演示and2），在右側(cè)原理圖的空白區(qū)域內(nèi)再單擊一次，元件就會被放在原理圖上，按住鍵盤的Ctrl鍵不放，滾動鼠標滾輪可以縮放?？s放到合適大小后，單擊Add I/O Marker，框中整個AND2可以為它的三個I/O端口添加標簽，你也可以一個一個框住AND2引腳旁邊的小正方形，最終效果是一樣的：

? ? ? ? 雙擊生成的標簽，接下來要對它們進行重命名，你也可以單擊選中標簽，右鍵找到Rename Port進行重命名。雙擊后會彈出如下窗口，選則左側(cè) Nets 下的條目修改 Name 中的文本并確定即可。

? ? ? ? 最終我們將3個端口分別命名為A、B、C，并保存（要記得時不時按下保存按鈕，免得實驗室電腦抽風）。從標簽尖角的方向，容易看出哪個標簽是輸入端，哪個是輸出端。

? 2.?仿真?

? ? ? ??仿真的目的是檢查我們設(shè)計的電路是否能夠達到我們的設(shè)計目標（也方便同學畫波形圖啦）。

? ? ? ? 我們回到 Design 標簽，在左側(cè)找到該標簽并單擊后，在上方找到 Simulation ，單擊選擇后，再單擊我們的原理圖（文件后綴是sch），最后雙擊 Simulate Behavioral Model，打開仿真器。

? ? ? ???上圖是仿真器界面，我用紅框標記了我們剛才命名的端口，可以觀察到A、B旁邊的黃色方塊里寫著“I”，說明這是輸入（Input）端口；C旁邊的綠色方塊中則是“O”，即輸出（Output）端口。選擇其中一個【輸入】端口，右鍵，在彈出的菜單中，我們經(jīng)常用到的是“Force Constant”和“Force Clock”，分別用紅色箭頭和紫色箭頭標記，前者可以使端口保持一個常數(shù)（1或0），后者可以使端口電平按設(shè)定的周期變化。前者主要用于需要手動更改的輸入，后者則能夠?qū)崿F(xiàn)自動化。我主要介紹一下后者的用法。

? ? ? ? 在定義時鐘窗口中，我們主要填寫3項：Leading & Trailing Edge Value 和 Period，前兩項決定了每個周期輸入從低還是高開始（Leading），以低還是高結(jié)束（Trailing），最后一項決定周期大小，這里填 10ns。

? ? ? ? 為了實現(xiàn)BA按順序輸入?00, 01, 10, 11，我們要使高位的周期是低位的2倍，即B的周期是A的2倍，設(shè)置為20ns。以此類推，我們可以實現(xiàn)三位、四位甚至更多的二進制數(shù)的自動輸入。點擊波形上邊“1.00us”左邊帶沙漏的按鈕，可以使輸入持續(xù)1微秒。最終，仿真的效果如下：

? ? ? ? 發(fā)現(xiàn)波形呈一條直線，這是因為我們沒有放大到可以顯示的程度，點擊上圖中的放大鏡，或按住Ctrl鍵+滾動滾輪，放大波形以便觀察。我們還可以拖動Name中的端口，使得高位（B）在上,如下圖所示：

?? ? ?【Virtual Bus的應(yīng)用】按住Ctrl鍵不放，分別點擊B和A，實現(xiàn)復(fù)選，右鍵找到“New Virtual Bus”（一般在最下面），輸入名稱后放大。單路波形也可以創(chuàng)建Virtual Bus，右鍵C后按同樣的操作，最后得到帶數(shù)字標記的波形圖：

? ? ? ? 右鍵剛才創(chuàng)建的Virtual Bus，在 Radix 中找到 并選擇Octal（八進制）或Hex（十六進制），可以將二進制編碼轉(zhuǎn)換成其他進制（輸出盡量還是用二進制），如下圖所示：

? ? ? ? 可見當B、A均為高電平“1”時，輸出C才為高電平“1”，符合兩輸入與門的真值表。今后的很多實驗都需要驗證輸入輸出是否符合真值表。

?

???3. 管腳約束

? ? ? ??退出仿真界面回到原理圖設(shè)計界面，點擊上方的“Implementation”，打開“User Constraints”下拉菜單，雙擊其中的“I/O Pin Planning”中帶“Post”的項目，等待片刻后會彈出是否創(chuàng)建UCF文件的確認窗口，這里選擇Yes。

? ? ? ? 等待一會后，彈出如下圖所示窗口，我們需要修改的地方是“I/O Std”和“Site”，前者實驗中統(tǒng)一選擇LVCMOS33，后者要根據(jù)課本附錄對芯片各引腳和實驗箱接線柱對應(yīng)關(guān)系、結(jié)合實驗箱上的實際位置進行選擇，這里的P92、P93、P102分別對應(yīng)實驗箱的7、8、9號接線柱。（已完成圖中①②）

? ? ? 隨后單擊“All ports”自動全選所有端口，最后點擊左上角的保存按鈕，最小化這個窗口，方便連接實物電路時查找。（已完成圖中③④）

? 4. 燒錄

? ? ? ? 首先，將實驗箱與電腦用USB數(shù)據(jù)線進行連接，這一步很重要！

? ? ? ? 返回設(shè)計界面，找到下方的“Generate Programming File”，雙擊并等待一段時間，若沒有出現(xiàn)紅叉（Errors），則原理圖的數(shù)據(jù)流文件(.bit)已經(jīng)成功生成。再雙擊下方的“Configure Target Device”，準備將文件燒錄進板子（芯片）中，這一步也稱“下載”。

? ? ? ? 新窗口彈出后，雙擊左側(cè)的“Boundary Scan”，然后在右側(cè)空白部分右鍵，選擇第一項“Add Xilinx Device”，找到項目位置下的.bit文件并打開。

? ? ? ? 打開后原本的空白區(qū)域內(nèi)會出現(xiàn)一個芯片的圖案，右鍵選擇“Program FPGA Only”（第一個經(jīng)常失?。?，若出現(xiàn)藍底白字的“Program Success”，說明程序已經(jīng)燒錄到板子，可以進行連線啦！

三、結(jié)束

? ? ? ? 本文為數(shù)字電路實驗部分的第一篇介紹，同學應(yīng)該牢記軟件的使用步驟，方便在今后各個實驗快速而準確地操作，早點美美下班；考試中也會用到軟件，同學更應(yīng)記住每個功能的位置和它們的先后順序；同時遇到非預(yù)期狀況也要學會調(diào)整，如仿真沒問題，但是搬到實驗箱上總是得不出結(jié)果，這時候要檢查燒錄的文件是否正確、斷電重啟實驗箱、換管腳等等操作。

? ? ? ? 愿同學們實驗順利！