UFC718AE01 HIEE300936R0001基于FPGA的DDS電路

2．1．1 相位累加器
??? 對(duì)于利用FPGA設(shè)計(jì)DDS信號(hào)源，相位累加器是決定DDS電路性能的一個(gè)關(guān)鍵部分。相位累加器是由N位累加器和N位寄存器級(jí)聯(lián)構(gòu)成，每來(lái)一個(gè)時(shí)鐘脈沖，相位寄存器采樣上個(gè)時(shí)鐘周期內(nèi)相位累加器的值與頻率控制字K之和，并作為相位累加器在這一時(shí)鐘周期的輸出。由式(2)可知，相位累加器的位數(shù)N越大，得到的頻率分辨率越小，但在較高的工作頻率下，會(huì)產(chǎn)生較大的延時(shí)不能滿足速度的要求。在時(shí)序電路中，通常采用流水線技術(shù)來(lái)提高速度，代價(jià)是增加寄存器的數(shù)量，多占了FPGA的資料。綜合考慮，采用32位累加器，四級(jí)流水線結(jié)構(gòu)。
2．1．2 相位-幅度變換器
??? 相位-幅度變換器是由ROM構(gòu)成，它把相位累加器的輸出的數(shù)字相位信息變換成正弦波值。在FPGA中，ROM一般是由EAB來(lái)實(shí)現(xiàn)，并且ROM表的尺寸與地址位數(shù)或數(shù)據(jù)位數(shù)成指數(shù)增加的關(guān)系，因此相位-幅度轉(zhuǎn)換器的設(shè)計(jì)是影響DDS性能的另一個(gè)關(guān)鍵，在滿足信號(hào)設(shè)計(jì)指標(biāo)要求的前提下，主要在于減少資源開(kāi)銷(xiāo)?？紤]到本設(shè)計(jì)只需要輸出正弦信號(hào)，正弦波信號(hào)關(guān)于點(diǎn)(π，0)奇對(duì)稱，只需存儲(chǔ)1／2周期的波形數(shù)據(jù)，又根據(jù)在左半周期內(nèi)，波形關(guān)于直線x=π／2成偶對(duì)稱，因此只需要存儲(chǔ)1／4周期的正弦函數(shù)值，就可以通過(guò)適當(dāng)?shù)淖儞Q得到整個(gè)正弦碼表，這樣可以節(jié)約3／4的資源。
2. 2 低通濾波模塊
??? DDS有一個(gè)明顯的缺點(diǎn)，即輸出頻率越接近Nyquist帶寬的高端，采樣點(diǎn)數(shù)越少，其輸出的雜散干擾就越大。輸出波形具有大量的諧波分量和系統(tǒng)時(shí)鐘干擾。為得到所需頻段內(nèi)的信號(hào)，需要在DDS輸出端加一濾波器來(lái)實(shí)現(xiàn)，而低通濾波器能較好地濾除雜波，平滑信號(hào)，所以低通濾波器的設(shè)計(jì)尤為重要，濾波特性的優(yōu)劣對(duì)輸出信號(hào)的性能起重要的影響。
??? 為取得較好的濾波效果，濾波器采用了由四選一模擬開(kāi)關(guān)和精密運(yùn)算放大器分段濾波的方式：采用巴特沃斯有源低通濾波器，該濾波器通帶內(nèi)幅度很平坦，濾波電路為二階巴特沃斯低通濾波電路，濾波器頻段參數(shù)的選擇由FPGA輸出的控制信號(hào)nINH，S0，S1控制模擬開(kāi)關(guān)的選通實(shí)現(xiàn)。

2．3 幅度控制
??? 本設(shè)計(jì)幅度控制電路采用調(diào)節(jié)DAC參考電壓的數(shù)字化控制方法，采用兩個(gè)D／A級(jí)聯(lián)的方式，數(shù)模轉(zhuǎn)換器DAC2采用外部可變基準(zhǔn)源，通過(guò)改變基準(zhǔn)源的值來(lái)改變輸出的滿幅度電流值，該可變基準(zhǔn)源通過(guò)DAC1產(chǎn)生。DAC1的基準(zhǔn)電壓采用輸出電壓為1．25 V精密電壓基準(zhǔn)芯片提供，設(shè)DAC1的幅度輸出字為N1，則DAC1的參考電壓為
???
??? 設(shè)DAC2的數(shù)字輸入字為N2，則經(jīng)電流／電壓轉(zhuǎn)換后的輸出電壓為
???
2．4 人機(jī)交互
??? 為方便快捷地控制DDS的頻率字輸入和幅度控制，本設(shè)計(jì)采用單片機(jī)來(lái)實(shí)現(xiàn)對(duì)DDS信號(hào)發(fā)生器的控制。DDS的頻率字和幅度數(shù)據(jù)字位較多，而單片機(jī)輸出端口位數(shù)有限，所以單片機(jī)與FPGA之間的通信采用SPI(Serial Peripheral Interface，串行外設(shè)接口)方式，單片機(jī)將控制命令字傳送給FPGA。同時(shí)，為了輸入控制方便，添加了鍵盤(pán)和顯示系統(tǒng)。

3 數(shù)字閉環(huán)控制系統(tǒng)的實(shí)現(xiàn)
??? 設(shè)計(jì)的勵(lì)磁恒流源主要為磁性測(cè)量?jī)x器提供激勵(lì)電源，因而對(duì)其精度和穩(wěn)定性要求高，采用電流控制型的控制策略進(jìn)行閉環(huán)控制，結(jié)構(gòu)框圖如圖3所示。勵(lì)磁電流幅度調(diào)整時(shí)，首先對(duì)勵(lì)磁電流進(jìn)行多周期采樣，然后計(jì)算其有效值，并與輸入設(shè)定值相比較，若誤差ε在允許范圍之外，則根據(jù)誤差的實(shí)際情況，通過(guò)單片機(jī)內(nèi)增量式PID算法得出了一個(gè)新的控制量，傳送給FPGA控制幅度調(diào)節(jié)經(jīng)低通濾波器濾去高頻成分，再經(jīng)功率放大，得到高精度的勵(lì)磁電流。

ABB KUC755AE106 3BHB005243R0106

ABB KUC755AE105 3BHB005243R0105

ABB KUC755AE105 3BHB005243R0105

ABB KUC755AE105 3BHB005243R0105

ABB KUC720AE01 3BHB003431R0001

ABB KUC711AE101 3BHB004661R0101

ABB KUC711AE101

ABB KUC711AE101 3BHB004661R0101

ABB KUC711AE101

ABB KUC711AE01 3BHB004661R0001

ABB KUC711AE 3BHB004661R0001

ABB KSD211B101 3BHE022455R1101

ABB KSD211B

ABB INNPM22

ABB INNIS11

ABB INIIT14

ABB INICT01

ABB IMMFP12

ABB IMHSS13

ABB IMHSS03

ABB IMHSS03

ABB IMFEC12

ABB IISAC01

ABB IEPU02

ABB ICST08A9

ABB IBA 940143201

ABB HPC800K02

ABB HIES207036R003

ABB HIER464920P0001

ABB HIEE405246R0002 UNS0867A-P,V2

ABB HIEE300936R0101

ABB HIEE300910R0001

ABB HIEE300900R0001

ABB HIEE300888R0002 UAC389AE02

ABB HIEE300766R0001

ABB HIEE300698R0001

ABB HIEE300690R0001

ABB HIEE300661R0001

ABB HIEE300024R4

ABB HIEE205011R0002

ABB HIEE205010R0003 UNS3020A-Z,V3

ABB HIEE200130R0002 AFC094AE2

ABB HESG448688R22

ABB HESG440940R11 HESG216791/A

ABB HESG440356R1 HESG216678/B

ABB HESG-330103-R1 BBC

ABB HESG324442R13/C

ABB HESG324442R13

ABB HESG324442R112/F

ABB HESG324442R112

ABB HESG324442R0112 216BVC62A

ABB HESG324013R0100

ABB HESG324013R0100

ABB HESG216678/B

ABB HESG112714/B

ABB HC800

ABB GJR5253100R3262

ABB GJR5252300R3101 07AC91H