自編教材分享：第一章-程序性能優(yōu)化的意義（一）
本文主要從處理器架構(gòu)的發(fā)展闡述程序性能優(yōu)化的意義。
程序性能提升的意義
提高生產(chǎn)力水平
提高資源利用率
降低成本
滿足時(shí)效性
增強(qiáng)用戶體驗(yàn)
處理器架構(gòu)發(fā)展
縱觀處理器的發(fā)展歷程，其早期的性能增長(zhǎng)基本遵從摩爾定律，但是隨著主頻的不斷提升、芯片上集成的晶體管數(shù)的急劇增加，功耗、互連、復(fù)雜度也在指數(shù)級(jí)的增長(zhǎng)，此時(shí)的摩爾定律不再適用于單核處理器。
單核結(jié)構(gòu)
單核指CPU集成了一個(gè)運(yùn)算核心。單核處理器的性能與主頻和每個(gè)時(shí)鐘周期內(nèi)執(zhí)行的指令數(shù)相關(guān)。一般有兩種提升單核處理器性能的方法，第一種是提高主頻，第二種是提高每個(gè)時(shí)鐘周期內(nèi)的執(zhí)行效率。
提高主頻
超大規(guī)模集成電路工藝的發(fā)展，使得單顆芯片上可集成更多的資源，為處理器體系結(jié)構(gòu)的發(fā)展提供了源源動(dòng)力，通過(guò)改進(jìn)處理器體系結(jié)構(gòu)獲得更高的時(shí)鐘頻率是單核處理器設(shè)計(jì)的重要方向之一。
提高每個(gè)時(shí)鐘周期內(nèi)的執(zhí)行效率
提高每個(gè)時(shí)鐘周期內(nèi)的執(zhí)行效率的方式之一就是采用并行計(jì)算，分為指令級(jí)并行和數(shù)據(jù)級(jí)并行，指令級(jí)并行是指處理器同時(shí)執(zhí)行多條指令，數(shù)據(jù)級(jí)并行是指對(duì)程序中的多個(gè)數(shù)據(jù)進(jìn)行相同操作。
圖2列出了部分主流處理器廠商的處理器型號(hào)，以及SIMD擴(kuò)展指令級(jí)的名稱(chēng)和特征。
多核結(jié)構(gòu)
多核處理器即在一個(gè)單芯片上集成多個(gè)處理器內(nèi)核，其中每個(gè)核都是一個(gè)獨(dú)立的物理處理器，多核處理器支持多個(gè)線程在多個(gè)處理器核上同時(shí)執(zhí)行，使得整個(gè)處理器可同時(shí)執(zhí)行的線程數(shù)目是單處理器的數(shù)倍，極大地提升了處理器的性能。圖3為某國(guó)產(chǎn)處理器結(jié)構(gòu)。
眾核結(jié)構(gòu)
眾核處理器由幾十到幾千個(gè)功能較小的內(nèi)核組成，使用針對(duì)更大并行性和吞吐量進(jìn)行優(yōu)化的嵌入式處理器，產(chǎn)生大規(guī)模的并行數(shù)據(jù)流，降低完成任務(wù)的功耗。眾核還能夠通過(guò)增強(qiáng)的線程同步來(lái)解決數(shù)據(jù)瓶頸的問(wèn)題。眾核與多核之間的關(guān)鍵區(qū)別包括處理器核心的數(shù)量以及實(shí)際的處理器結(jié)構(gòu)。多核處理器一般核心數(shù)量較少，同時(shí)他們的總線結(jié)構(gòu)也不一樣，一個(gè)是片上的總線矩陣，一個(gè)是片上網(wǎng)絡(luò)。圖4為GPU系統(tǒng)結(jié)構(gòu)。
異構(gòu)結(jié)構(gòu)
異構(gòu)多核是指將功能或性能相異的處理器通過(guò)一定的互連結(jié)構(gòu)連接起來(lái)，一般由通用處理器和專(zhuān)用加速處理器構(gòu)成，在芯片內(nèi)面向不同的指令集成了不同類(lèi)型的計(jì)算部件。典型代表為索尼、IBM和東芝聯(lián)合研發(fā)的Cell處理器。
專(zhuān)用結(jié)構(gòu)
專(zhuān)用處理器是通過(guò)將硬件架構(gòu)進(jìn)行定制并使其具備特定領(lǐng)域應(yīng)用特征，使得該領(lǐng)域的一系列應(yīng)用任務(wù)都能高效執(zhí)行，例如在機(jī)器學(xué)習(xí)領(lǐng)域，比較有代表性的專(zhuān)用架構(gòu)為Google的張量處理器TPU，專(zhuān)用于神經(jīng)網(wǎng)絡(luò)運(yùn)算、神經(jīng)機(jī)器翻譯等諸多任務(wù)。
參考資料
[1]李明亮.面向多核和眾核的跨架構(gòu)程序移植關(guān)鍵技術(shù)研究[D].戰(zhàn)略支援部隊(duì)信息工程大學(xué),2021.DOl:10.27188/d.cnki.gzjxu.2021.000074.
[2]鄧豹,孫靖國(guó).國(guó)產(chǎn)嵌入式處理器發(fā)展綜述[J].航空計(jì)算技術(shù),2021,51(01):120-124.
課程書(shū)籍
