一 、前言

????????在設(shè)計(jì)的工程中，經(jīng)常會(huì)在implementation的布局或布線階段失敗，下面將針對(duì)xilinx 7系列時(shí)鐘規(guī)劃失敗的場(chǎng)景進(jìn)行分類描述。本文示例器件為xc7k480tffv1156-2L，其他時(shí)鐘架構(gòu)類似的可參考。

二、時(shí)鐘規(guī)劃

2.1 時(shí)鐘單元經(jīng)過非時(shí)鐘路徑

????????原因：時(shí)鐘線路某些單元處于非時(shí)鐘路徑上，導(dǎo)致布局失敗

????????示例：將FF的clk約束到普通的pin上

? ? ? ? 操作：將時(shí)鐘clk端口約束到非clk 端口上，器件的時(shí)鐘端口可以在Window->Package上查看，打開右側(cè)設(shè)置窗口，進(jìn)入Layers中，在Pins中勾選MRCC和SRCC，即只顯示時(shí)鐘clk端口，下圖左側(cè)紅色方框內(nèi)的灰白色單元即為時(shí)鐘pin。?? ?

約束文件內(nèi)容

????????結(jié)果：Place Design中報(bào)錯(cuò)Place 30-574? ?? ??

????????解決：將clk約束到時(shí)鐘pin上即可?

2.2?資源不足

資源不足是指時(shí)鐘緩沖器資源不足，分為時(shí)鐘區(qū)域內(nèi)IOCKB/RCKB資源不夠，芯片的BUFG資源不夠，如單個(gè)時(shí)鐘區(qū)域內(nèi)只有4個(gè)RCKB，和IOCKB

示例：在1個(gè)時(shí)鐘區(qū)域內(nèi)使用5個(gè)RCKB，為快速構(gòu)造場(chǎng)景，使用區(qū)域約束Pblock的方式，將連接了5個(gè)RCKB的觸發(fā)器FDCE約束到相鄰的一對(duì)SLICEL上

操作：通過Device窗口上的Draw Pblock劃定區(qū)域，在將左側(cè)的Netlists中FF拖入到劃定的區(qū)域即可。

結(jié)果：Place Design報(bào)錯(cuò)Place 30-514，內(nèi)容直接提示超過了可使用的最大BUFR數(shù)目4個(gè)

解決：重新調(diào)整BUFR的位置

2.3 跨半?yún)^(qū)

原因：全局時(shí)鐘BUFG和clk約束到不同半?yún)^(qū)，上半?yún)^(qū)的BUFG只能被上半?yún)^(qū)bank的IO 驅(qū)動(dòng)，下半?yún)^(qū)的BUFG只能被下半?yún)^(qū)bank 的IO 驅(qū)動(dòng)

示例：將BUFG和clk分別約束到上半?yún)^(qū)，上下半?yún)^(qū)的分界線為水平中間位置，如下圖的兩個(gè)黑色方框范圍

操作：將bufg約束到上半?yún)^(qū)的BUFGCTRL位置，如下圖紅色菱形標(biāo)記，將左側(cè)BUFG拖入到右側(cè)Device中的BUFG，clk約束到下半?yún)^(qū)的IO bank。

結(jié)果：Place Design中報(bào)錯(cuò)Place 30-574???

解決：將clk端口約束到與BUFG同半?yún)^(qū)的位置