ADSP-TS101S TigerSHARC?處理器是一款高性能、靜態(tài)Superscalar?處理器，針對大型信號處理任務(wù)和通信基礎(chǔ)設(shè)施進行了優(yōu)化。DSP集成了非常寬的存儲器寬度和雙通道計算模塊，支持32和40位浮點以及8、16、32和64位定點處理，為數(shù)字信號處理器設(shè)定了新的性能標(biāo)準(zhǔn)。TigerSHARC處理器的靜態(tài)超標(biāo)量架構(gòu)讓處理器可以執(zhí)行每周期多達四個指令，從而執(zhí)行24個定點（16位）運算或六個浮點運算。

三個獨立的128位寬內(nèi)部數(shù)據(jù)總線，每個連接到三個2M位存儲區(qū)之一，支持四通道字數(shù)據(jù)、指令和I/O訪問，并提供每秒14.4G字節(jié)的內(nèi)部存儲器帶寬。ADSP-TS101S處理器內(nèi)核的工作頻率為300 MHz，具有3.3 ns的指令周期時間。使用其單指令、多數(shù)據(jù)(SIMD)特性，ADSP-TS101S每秒可以執(zhí)行24億40位MAC或6億80位MAC。數(shù)據(jù)手冊中的表1和表2顯示了DSP的性能基準(zhǔn)。

• 300 MHz，3.3 ns指令周期速率

• 6M位內(nèi)部片內(nèi)SRAM存儲器

• 19 mm × 19 mm（484引腳）CSP_BGA或27 mm× 27 mm（625引腳）PBGA封裝

• 雙通道計算模塊——每個包含ALU、乘法器、移位器和寄存器文件

• 雙通道整數(shù)ALU，提供數(shù)據(jù)尋址和指針操作

• 集成I/O包括14通道DMA控制器、外部端口、4個鏈路端口、SDRAM控制器、可編程標(biāo)志引腳、2個定時器以及用于系統(tǒng)集成的定時器過期引腳。

• 符合1149.1 IEEE標(biāo)準(zhǔn)的JTAG測試訪問端口，用于片內(nèi)仿真

• 支持無縫多處理片內(nèi)仲裁，總線上多達8個TigerSHARC處理器

• 提供高性能靜態(tài)超標(biāo)量DSP操作，針對電信基礎(chǔ)設(shè)施和其他嚴(yán)苛的大型多處理器DSP應(yīng)用進行了優(yōu)化

• 出色的DSP算法和I/O基準(zhǔn)性能（參閱數(shù)據(jù)手冊中表1和表2的基準(zhǔn)）

• 支持在內(nèi)部存儲器、外部存儲器、存儲器映射外設(shè)、鏈路端口、其他DSP（多處理器）和主機處理器之間進行低開銷DMA傳輸

• 通過非常靈活的指令集和高級語言DSP架構(gòu)簡化DSP編程

• 支持具有低通信開銷的可擴展多處理系統(tǒng)

ADSP-21992

ADSP-21990

ADSP-2191M

ADSP-2184N

ADSP-2185N

ADSP-2186N

ADSP-2187N

ADSP-2188N

ADSP-2189N

ADSP-2188M

ADSP-2186M

ADSP-2185M

ADSP-2189M

ADSP-TS101S