?IC設(shè)計(jì)中的PPA考量（新手向）（一）

aiiiiii

北京大學(xué)/ai芯片/健康電子

作為研一新生，也是IC設(shè)計(jì)的入門者，我發(fā)現(xiàn)我其實(shí)一直關(guān)注架構(gòu)方面與前端的代碼設(shè)計(jì)，但對(duì)于中后端的認(rèn)知比較空白。比如說(shuō)現(xiàn)在AI硬件加速的核心是減少訪存次數(shù)，但我連一次關(guān)于乘加（MAC）與存儲(chǔ)的后端方面的能耗時(shí)間面積都沒(méi)有體驗(yàn)過(guò)，因此現(xiàn)在科研可以說(shuō)是完全的空中樓閣。我認(rèn)為對(duì)每一個(gè)工科生來(lái)說(shuō)，無(wú)論是學(xué)術(shù)界還是工業(yè)界，具體的參數(shù)都是技術(shù)的肥料，緊密關(guān)乎著我們的創(chuàng)新與實(shí)踐部分。

最近我在探索一款針對(duì)AI硬件的仿真器，叫timeloop【1】，里面綁定了一些先進(jìn)的工藝庫(kù)，可以直接通過(guò)設(shè)置結(jié)構(gòu)的參數(shù)得到對(duì)應(yīng)的PPA。因此可以利用這個(gè)工具給我們新手補(bǔ)充底層的計(jì)算，存儲(chǔ)，通信模塊很多粗糙的知識(shí)（對(duì)形成一些初步的認(rèn)知很有幫助），以及發(fā)現(xiàn)一些有趣的結(jié)論。遂將其總結(jié)，分享給大家。（不過(guò)我對(duì)仿真器的摸索以及IC設(shè)計(jì)方面都不太熟悉，文中可能會(huì)有錯(cuò)誤，歡迎大家指出━(*｀?′*)ノ亻!

以下是基于某40nm工藝庫(kù)

• 乘加單元：8位的乘加單元與16位的乘加單元：面積那塊就是一個(gè)8位或者16位的乘加器的大小

一次計(jì)算的能量與占用面積，16位都是8位的4倍，常規(guī)操作。

• 屬于regfile的Buffer（離計(jì)算單元最近的存儲(chǔ)單元）與屬于SRAM的MainMemory（regfile的上一級(jí)存儲(chǔ)單元，一般比他大一點(diǎn)）(以下應(yīng)該均為同步雙端口SRAM)

首先，厘清一下概念上的問(wèn)題，Register file和很多的registers不是同一個(gè)概念。我們?cè)贗C設(shè)計(jì)里談到register時(shí)，常常是指D觸發(fā)器，而Register file是一種memory?！?】

那什么時(shí)候用到基于D觸發(fā)器的register呢？一般的register會(huì)比SRAM用晶體管多一些，功耗多一些，不過(guò)時(shí)序也快一些，讀寫也方便一些。具體可以查閱【3】

因此下面的regfile也是用SRAM實(shí)現(xiàn)的。

以下是128*8大小與64*8大小的SRAM矩陣：

由上可知一個(gè)16位的乘加器的大小在128*8大小與64*8大小的面積之間。SRAM矩陣與訪存能耗隨著尺寸增加而增加也是正常的規(guī)律了。這個(gè)時(shí)候注意，從64*8的SRAM矩陣中讀取一次的能耗已經(jīng)快接近一次8位乘加的能耗了。

當(dāng)我把SRAM大小切換為64*16時(shí)（word bits仍然為8），可以通過(guò)將cluster的數(shù)目改變?yōu)?來(lái)減少面積與能耗。（在仿真器中，cluster的數(shù)目主要與設(shè)置的word bits與width的比值有關(guān)）。相關(guān)情況可以看【4】

后面介紹一些loop tiling的知識(shí)和仿真~

【1】GitHub - NVlabs/timeloop: Timeloop performs modeling, mapping and code-generation for Tensor Algebra workloads running on Explicitly-Decoupled Data Orchestration (EDDO) architectures.

【2】科普Register file和SRAM

【3】寄存器和寄存器堆的實(shí)現(xiàn)到底有什么區(qū)別？

【4】https://www.quora.com/What-is-the-difference-between-block-size-and-cluster-size-on-a-disk

編輯于 2023-05-05 13:51