STA-集成電路靜態(tài)時(shí)序分析-劉峰-摘抄
先看個(gè)大概,有個(gè)框架
門單元的時(shí)序參數(shù):信號(hào)轉(zhuǎn)換延時(shí);邏輯門延時(shí);
時(shí)序單元相關(guān)約束:
建立時(shí)間;
保持時(shí)間;
恢復(fù)時(shí)間;
移除時(shí)間;
最小脈沖寬度;
時(shí)序路徑:
時(shí)鐘特性:
時(shí)序弧:跳過
PVT環(huán)境:這部分內(nèi)容大概了解
TYP:經(jīng)典工藝;
BCF:最快的工藝,最低的工藝溫度
WCS:最慢的工藝、最高的工藝溫度
ML:最快的工藝,最高的工藝溫度;
TL工藝:
時(shí)序計(jì)算單位:
第四章 感覺是工藝這一套;
第六章 時(shí)序約束
SDC:全稱為Synopsys設(shè)計(jì)約束,SDC的格式是一種業(yè)界標(biāo)準(zhǔn),包括:時(shí)鐘約束,I/O輸入輸出約束/虛路徑約束/多周期約束
時(shí)鐘信號(hào):參考的標(biāo)準(zhǔn);
創(chuàng)建時(shí)鐘:
時(shí)鐘源點(diǎn);
時(shí)鐘周期;
時(shí)鐘占空比;
時(shí)鐘轉(zhuǎn)換延時(shí):時(shí)鐘在高低電平狀態(tài)下切換所需要的延時(shí);
時(shí)鐘不確定:由于實(shí)際時(shí)鐘本身與理想時(shí)鐘有一定的偏差,所以通過時(shí)鐘不確定來涵蓋這些實(shí)際的導(dǎo)致誤差的因素,時(shí)鐘抖動(dòng),時(shí)鐘偏斜(建立時(shí)間和保持時(shí)間在時(shí)鐘不確定時(shí)設(shè)置)
時(shí)鐘延遲:時(shí)鐘信號(hào)從時(shí)鐘源輸出到達(dá)時(shí)序單元輸入端是需要傳播時(shí)間的;
生成時(shí)鐘:通過主時(shí)鐘產(chǎn)生的,類似于PLL產(chǎn)生其他時(shí)鐘一個(gè)思路;
虛擬時(shí)鐘:
最小時(shí)鐘脈寬:
I/O延時(shí)約束:
設(shè)置輸入延時(shí);
設(shè)置輸出延時(shí);
I/O環(huán)境建模約束:
輸入驅(qū)動(dòng)建模;
輸出負(fù)載建模;
時(shí)序例外:
多周期路徑設(shè)置;
偽路徑設(shè)置;
最大延時(shí)和最小延時(shí)設(shè)置;
恒定狀態(tài)約束:
6.7 時(shí)序設(shè)計(jì)規(guī)則約束:
最大轉(zhuǎn)換時(shí)間;
最大電容負(fù)載;
最大扇出;
7 串?dāng)_噪聲(現(xiàn)階段不需要)
噪聲的定義:噪聲容限;抗噪聲能力;
噪聲的來源:電容耦合;電荷分享;電荷泄露;IR壓降;互感效應(yīng);熱效應(yīng);工藝偏差;
噪聲惡化的原因:布線密度加大;金屬線厚度增加導(dǎo)致側(cè)面積增加;布線層增多;工作頻率增高;工作電壓降低;
噪聲的體現(xiàn)形式:
噪聲相互作用形式:
NLDM噪聲計(jì)算模型:
噪聲延時(shí)計(jì)算方法:
時(shí)間窗口:
優(yōu)化噪聲的物理方法:
CCS噪聲模型:
第8章 單元時(shí)序建模實(shí)戰(zhàn)
第九章 靜態(tài)時(shí)序分析實(shí)戰(zhàn)(ETS) 不是這個(gè)軟件,沒必要看;
第十章 tcl腳本語(yǔ)言:更沒有必要看,用到具體的學(xué)學(xué)
第十一章:tcL && PT后面實(shí)戰(zhàn)的時(shí)候看;
實(shí)戰(zhàn):看西南交大老師的課,實(shí)戰(zhàn);
PT靜態(tài)時(shí)序分析實(shí)戰(zhàn):
https://blog.csdn.net/qq_38453556/category_10594239.html