【計算機基礎(chǔ)Ep25】唐朔飛計算機組成原理教材梳理（十四）：P72主存概述&半導(dǎo)體存儲
（合計1328字，用時55min——）
第四章 存儲器
4.2主存儲器
4.2.1概述
讀的過程：
由CPU將該字的地址送到MAR，經(jīng)地址總線送至總線，然后發(fā)出讀命令；
主存接到讀命令后，得知需將該地址單元的內(nèi)容讀出，便完成讀操作，將該單元的內(nèi)容讀至數(shù)據(jù)總線上；
至于該信息由MDR送至什么地方，這已不是主線的任務(wù)，而是由CPU決定的。
寫的過程：
若要向主存存入一個信息字時，首先CPU將該字所在主存單元的地址經(jīng)MAR送到地址總線，并將信息字送入MDR，然后向主存發(fā)出寫命令；
主存接到寫命令后，便將數(shù)據(jù)線上的信息寫入到對應(yīng)地址線指出的主存單元中。
a.主存中存儲單元地址的分配
單元地址號：
定義：主存存儲單元的空間位置是由單元地址號來表示的；
特點：地址總線是用來指出存儲單元地址號的；
存儲字長：
特點：根據(jù)地址可讀出或?qū)懭胍粋€存儲字，不同機器存儲字長不同；
表示：為了滿足字符處理的需要，常用8位二進(jìn)制數(shù)表示一個字節(jié)，因此存儲字長都取8的倍數(shù)；
尋址：
方式：通常計算機系統(tǒng)既可以按字尋址，也可按字節(jié)尋址；
舉例：
對24位地址線的主存而言，按字節(jié)尋址的范圍是16M，按字尋址的范圍為4M；
對24位地址線而言，按字節(jié)尋址的范圍仍是16M，按字尋址的范圍為8M。
b.主存的技術(shù)指標(biāo)
b.1存儲容量
定義：主存能存放二進(jìn)制代碼的總位數(shù)。
表示：
字長數(shù)表示：存儲容量=存儲單元個數(shù)*存儲字長；
字節(jié)數(shù)表示：存儲容量=存儲單位個數(shù)*存儲字長/8。
b.2存儲速度
定義：
存取時間：又稱為存儲器的訪問時間（Memory Access Time），是指啟動一次存儲器操作（讀或?qū)懀┑酵瓿稍摬僮魉璧娜繒r間；
字節(jié)數(shù)表示（Memory Cycle Time）：存儲器進(jìn)行連續(xù)兩次獨立的存儲器操作（如連續(xù)兩次讀操作）所需的最小間隔時間，通常存取周期大于存取時間。
表示：由存取時間和存取周期來表示的。
b.3存儲器帶寬
定義：與存儲周期密切相關(guān)的指標(biāo)為存儲器帶寬，它表示單位時間內(nèi)存儲器存取的信息量，單位可用字/秒或字節(jié)/秒或位/秒表示。
地位：衡量數(shù)據(jù)傳輸率的重要技術(shù)指標(biāo)。
提高存儲器帶寬的措施：
縮短存取周期；
增加存儲字長，使每個存取周期可讀/寫更多的二進(jìn)制位數(shù)；
增加存儲體。
4.2.2半導(dǎo)體存儲芯片簡介
a.半導(dǎo)體存儲芯片的基本結(jié)構(gòu)
工藝：超大規(guī)模集成電路制造工藝。
一個芯片內(nèi)集成：
存儲矩陣：具有記憶功能；
譯碼驅(qū)動電路：把地址總線送來的地址信號翻譯成對應(yīng)存儲單元的選擇信號，該信號在讀/寫電路的配合下完成對被選中單元的讀/寫操作；
讀/寫電路：包括讀出放大器和寫入電路，用來完成讀/寫操作；
存儲芯片與外部連接：
地址總線：單項輸入的，其位數(shù)與芯片容量有關(guān)；
數(shù)據(jù)總線：雙向的（有的芯片可用成對出現(xiàn)的數(shù)據(jù)線分別作為輸入或輸出），其位數(shù)與芯片可讀出或?qū)懭氲臄?shù)據(jù)位數(shù)有關(guān)，數(shù)據(jù)線的位數(shù)與芯片容量有關(guān)；
控制總線：有讀/寫控制線與片選線兩種，不同存儲芯片的讀/寫控制線和片選線可以不同。
b.半導(dǎo)體存儲芯片的譯碼驅(qū)動方式
分類：
線選法：用一根字選擇線（字線），直接選中一個存儲單元的各位（如一個字節(jié)）——
特點：這種方式結(jié)構(gòu)較簡單，但只適于容量不大的存儲芯片；
重合法：只要用64根選擇線（X、Y兩個方向各32根），便可選擇32*32矩陣中的任一位，由于被選單元是由X、Y兩個方向的地址決定的，故稱為重合法。
