原文地址：http://blog.ednchina.com/riple/153778/message.aspx

最初接觸speed grade這個概念時，很是為Altera的-6、-7、-8速度等級逆向排序的方法困惑過一段時間。

不很嚴(yán)密地說，

“序號越低，速度等級越高”這是Altera?FPGA的排序方法，

“序號越高，速度等級也越高”這是Xilinx?FPGA的排序方法。

從那時起，就一直沒搞明白speed grade是怎么來的，唯一的概念是：同一款芯片可以有多個速度等級，不同的速度等級代表著不同的性能，不同的性能又導(dǎo)致芯片價格的巨大差異。腦子里總有一個模模糊糊的推測：FPGA廠家為了提高利潤，專門給同一款芯片生產(chǎn)了不同的速度等級。

直到一年前和一位學(xué)過IC設(shè)計的同事hammer討論這一問題時，才有了新的認(rèn)識：對FPGA廠家來說，為了得到同一款芯片的不同速度等級而專門設(shè)計不同的芯片版圖是不劃算的；所以芯片的速度等級不應(yīng)該是專門設(shè)計出來的，而應(yīng)該是在芯片生產(chǎn)出來之后，實際測試標(biāo)定出來的；速度快的芯片在總產(chǎn)量中的比率低，價格也就相應(yīng)地高。(PS: 這不是顯而易見的嗎，原作者的最初猜想有點搞笑。)

這一解答很是合理，糾正了我的一個錯誤認(rèn)識。但是我仍然有兩點困惑：1. 是什么因素導(dǎo)致了同一批芯片的性能差異；2. 如果因素已知，為什么不人為控制這些因素，提高高速芯片的產(chǎn)率，達(dá)到既增加芯片廠商的利潤又降低高速芯片價格的目的呢。

前些天在博客里看到huge朋友的一篇FPGA speed grade，激發(fā)了我進(jìn)一步探索上述問題的動力。通過在網(wǎng)絡(luò)上搜索，逐步得到了以下一些認(rèn)識：

1. 芯片的速度等級決定于芯片內(nèi)部的門延時和線延時，這兩個因素又決定于晶體管的長度L和容值C，這兩個數(shù)值的差異最終決定于芯片的生產(chǎn)工藝。怎樣的工藝導(dǎo)致了這一差異，我還沒找到答案。

2. 在芯片生產(chǎn)過程中，有一個階段叫做speed binning。就是采用一定的方法、按照一組標(biāo)準(zhǔn)對生產(chǎn)出來的芯片進(jìn)行篩選和分類，進(jìn)而劃分不同的速度等級。“測試和封裝”應(yīng)該就包含這一過程。

關(guān)于speed binning的技術(shù)有很多專利：

Integrated circuit with adaptive speed binning

Semiconductor device with speed binning test circuit and test method thereof

Binning for semi-custom ASICs

Method and apparatus for determining wafer quality profiles

Method of sorting dice by speed during die bond assembly and packaging to customer order

Method for prioritizing production lots based on grade estimates and output requirements

3. 速度等級的標(biāo)定不僅僅取決于芯片本身的品質(zhì)，還與芯片的市場定位有很大關(guān)系，返修概率和成本也是因素之一。

4. 芯片的等級可以在測試后加以具體調(diào)整和改善，在存儲器芯片的生產(chǎn)中這一技術(shù)應(yīng)用很廣泛。

5. 芯片生產(chǎn)的過程是充滿各種變數(shù)的，生產(chǎn)過程可以得到控制，但是控制不可能精確到一個分子、一個原子，產(chǎn)品質(zhì)量只能是一個統(tǒng)計目標(biāo)。同一個wafer上的芯片會有差異，即使是同一芯片的不同部分也是有差異的。速度等級是一個統(tǒng)計數(shù)字，反映了一批芯片的某些共同特性，不代表個別芯片的質(zhì)量。而且由于某些芯片的 測試是抽樣進(jìn)行的，也不排除個別芯片的個別性能會低于標(biāo)定的速度等級。不過，據(jù)說FPGA的測試是極嚴(yán)格的，很可能我們拿到手的芯片個個都經(jīng)過了詳盡的測 試。這也是FPGA芯片價格高于普通芯片的原因。

6. 同一等級的芯片中的絕大多數(shù)，其性能應(yīng)該高于該速度等級的劃分標(biāo)準(zhǔn)。這也是為什么在FPGA設(shè)計中，有少許時序分析違規(guī)的設(shè)計下載到芯片中仍然能夠正常運行的原因（時序分析采用的模型參數(shù)是芯片的統(tǒng)計參數(shù)，是最保守也是最安全的）。不過，由于同一等級的芯片仍然存在性能差異，存在時序違規(guī)但是單次測試成功 的FPGA設(shè)計不能確保在量產(chǎn)時不在個別芯片上出現(xiàn)問題（出了問題就要返修或現(xiàn)場調(diào)查，成本一下子就上去了）。所以，還是要把時序收斂了才能放心量產(chǎn)，這 就是工程標(biāo)準(zhǔn)對產(chǎn)品質(zhì)量的保證。

7. 概率和統(tǒng)計學(xué)源于工程實踐，對工程實踐又起到了巨大的指導(dǎo)作用。工程實踐中的標(biāo)準(zhǔn)都是前人經(jīng)驗教訓(xùn)的積累，是人類社會的寶貴精神財富。

8. 現(xiàn)實世界是模擬的，不是數(shù)字的。在考察現(xiàn)實問題時，我們這些數(shù)字工程師和軟件工程師應(yīng)該拋棄“一是一、〇是〇”的觀念，用連續(xù)的眼光看待這個連續(xù)變化的真實世界。

9. 芯片生產(chǎn)過程中的不確定性導(dǎo)致了芯片的性能差異，這一差異影響了芯片的價格，價格和性能的折中又影響了我們這些FPGA設(shè)計工程師在器件選型、設(shè)計方法上 的決策，我們生產(chǎn)的產(chǎn)品的性價比決定了產(chǎn)品的銷售，產(chǎn)品的銷量又決定了芯片的采購量，采購量又影響了芯片的采購價格…。原子、分子級別上的差異，就這樣一級一級地傳遞和放大。人類社會就是這樣環(huán)環(huán)相扣，互相制約的。嘿，真是神奇！