先進制程工藝進度緩慢的情況下，多芯片整合封裝成了半導(dǎo)體行業(yè)的大趨勢，各家不斷玩出新花樣。

ISSCC 2023國際固態(tài)電路大會上，AMD提出了多種新的整合封裝設(shè)想，其中之一就是在CPU處理器內(nèi)部，直接堆疊DRAM內(nèi)存，而且是多層堆疊。

一種方式是CPU計算模塊、DRAM內(nèi)存模塊，并排封裝在硅中介層上，而另一種方式就是在計算模塊上方直接堆疊內(nèi)存模塊，有點像手機SoC。

AMD表示，這種設(shè)計可以讓計算核心以更短的距離、更高的帶寬、更低的延遲訪問內(nèi)存，而且能大大降低功耗，2.5D封裝可以做到獨立內(nèi)存功耗的30％左右，3D混合鍵合封裝更是僅有傳統(tǒng)的1/6。

如果堆疊內(nèi)存容量足夠大，主板上的DIMM插槽甚至都可以省了。

當然，AMD的這種設(shè)想僅面向服務(wù)器和數(shù)據(jù)中心領(lǐng)域，桌面上不會這么做，否則就無法升級了。

AMD甚至考慮在Instinct系列加速卡已經(jīng)整合封裝HBM高帶寬內(nèi)存的基礎(chǔ)上，在后者之上繼續(xù)堆疊DRAM內(nèi)存，但只是一層，容量不會太大。

這樣的最大好處是一些關(guān)鍵算法內(nèi)核可以直接在整合內(nèi)存內(nèi)執(zhí)行，而不必在CPU和獨立內(nèi)存之間往復(fù)通信傳輸，從而提升性能、降低功耗。

另外，AMD還設(shè)想在2D/2.5D/3D整合封裝芯片的內(nèi)部，除了CPU+GPU混合計算核心，還集成更多模塊，包括內(nèi)存、統(tǒng)一封裝光網(wǎng)絡(luò)通道物理層、特定域加速器等等，并引入高速標準化的芯片間接口通道(UCIe)。

尤其是引入光網(wǎng)絡(luò)通道，可以大大簡化網(wǎng)絡(luò)基礎(chǔ)架構(gòu)。

本視頻轉(zhuǎn)載自：快科技

文章作者：上方文Q

文章原鏈接：

https://news.mydrivers.com/1/892/892899.htm