英特爾（intel）日前介紹了PowerVia背后供電技術(shù)，并指出Intel 20A將是旗下首個采用PowerVia背后供電技術(shù)及RibbonFET全環(huán)繞柵極晶體管的節(jié)點制程，預計將于2024年上半年達到生產(chǎn)準備就緒的階段，應用于未來量產(chǎn)消費性的ARL處理器平臺，而目前正在芯片廠啟動First Stepping的先期階段。

英特爾指出，接下來的Intel 18A也正在進行內(nèi)部和外部測試，有望在2024年下半年達成生產(chǎn)準備就緒。 目前，Arm 已經(jīng)和英特爾代工服務 （IFS） 簽署了有關(guān)多世代的先進系統(tǒng)芯片設計的協(xié)議，使芯片設計公司能夠利用 Intel 18A 級點制程開發(fā)低功耗計算系統(tǒng)級芯片（SoC）。 不久前，英特爾就宣布，將采用Intel 18A節(jié)點制程為瑞典電信設備商愛立信打造客制化5G系統(tǒng)級芯片。

說到英特爾開發(fā)PowerVia背面供電技術(shù)的背景，就不得不從芯片的發(fā)展來談起。 因為一直以來，電腦芯片都是像披薩一樣由下而上，層層制造的。 晶片制造從最小的組件晶體管開始，然后逐步建立越來越小的線路層，用于連接晶體管和芯片的各個部分。 這些線路被稱為互連線，當中還包括給芯片供電的電源線。 芯片完成后，把它翻轉(zhuǎn)并封裝起來。 封裝提供了與外部的接口，然后真正成為一個商用化的系統(tǒng)級芯片。

然而，這種方法遇到了各種問題。 隨著晶體管越來越小，密度越來越高，互聯(lián)線和電源線共存的線路層變成了一個越來越混亂的網(wǎng)絡，成為提升芯片整體性能的障礙。 對此，曾參與開發(fā) PowerVia 技術(shù)的英特爾技術(shù)開發(fā)副總裁 Ben Sell 就表示，這個問題之前不受重視，但現(xiàn)在產(chǎn)生了巨大的影響。 原因是芯片中的功率和信號會衰減，需要變通的辦法。

對此，英特爾和領(lǐng)先的芯片制造商都在努力研究背面供電技術(shù)，尋找將電源線遷移到芯片背面的方法，進一步使德芯片正面只專注于建晶體與元器件的互連。 所以，在2023年VLSI研討會上，英特爾展示了制造和測試其背面供電解決方案PowerVia的過程，并公布已經(jīng)有良好性能的測試結(jié)果。

Ben Sell 指出，告別披薩式的制造方式，芯片制造第一次關(guān)系到上下兩個面。 上面與過去芯片生產(chǎn)一樣，而下面是 PowerVia 背后技術(shù)應用空間。 首先在上面制造晶體管，然后添加互連層。 但是，接下來就是一個有趣的階段，那就是翻轉(zhuǎn)晶圓并進行打磨，露出上面連接電源線的底層。 這時，打磨后，讓原本厚度以微米計算的芯片底層，留下了非常直接的路徑給 PowerVia 背后供電技術(shù)來使用。

Ben Sell 證實，這種方法的好處是多方面的，超過了新制程技術(shù)更高的復雜性所帶來的不利影響。 例如，電源線可能占據(jù)芯片上面空間的 20%。 因此，隨著這些電源線的消失，互連層可以寬松一些。 而為了證明這種方法，英特爾團隊制作了稱為Blue Sky Creek的測試芯片，該芯片采用英特爾即將推出的PC處理器Meteor Lake中的P-Core性能核心，其測試芯片證明PowerVia解決了披薩式舊方法造成的問題。 也就是電源線和互聯(lián)連接可以分離開來，并做得線徑更大，以同時改善供電和信號傳輸

這結(jié)果對普通電腦用戶來說，代表著降低能耗和提高速度。 在降低功耗的情況下能更快的完成工作，再次延續(xù)摩爾定律的發(fā)展。 Ben Sell 強調(diào)，使用 PowerVia 技術(shù)的英特爾效能核心達到了 6% 的頻率提升和超過 90% 的標準單元利用率。 這樣的結(jié)果對于僅僅是將電源線遷移來說，這是龐大的頻率提升。

目前，測試芯片是采用第一層和最底層晶體管。 未來，在許多晶體管被夾在芯片中間的情況下，還有許多新技術(shù)都必須再重新開發(fā)。 另外，為了 PowerVia 背后供電技術(shù)的開發(fā)，英特爾采用了前一代Intel 4節(jié)點制程，應用經(jīng)過充分驗證的晶體管，并采用了為Intel 20A規(guī)劃的電源和互連設計，已準備在Intel 20A制程技術(shù)量產(chǎn)時使用。