Cadence Allegro現(xiàn)在幾乎已經(jīng)成為高速板設(shè)計(jì)的實(shí)際工業(yè)標(biāo)準(zhǔn)，最新版本是Allegro 16.5。結(jié)合前端產(chǎn)品Capture，可以進(jìn)行高速、高密度、多層復(fù)合PCB設(shè)計(jì)布線。

　　01

　　問(wèn)：高頻信號(hào)布線應(yīng)注意哪些問(wèn)題？

　　答：信號(hào)線的阻抗匹配對(duì)于其他信號(hào)線的空間和分離數(shù)字高頻信號(hào)，差分線效果更好。

　　02

　　問(wèn)：做木板的時(shí)候，如果線很密的話，可能會(huì)有很多洞。當(dāng)然，會(huì)影響電路板的電氣性能。如何提高主板的電氣性能？

　　答：對(duì)于低頻信號(hào)，孔不重要，高頻信號(hào)將孔最小化。如果線條多，可以考慮多層板。

　　03

　　問(wèn)：主板上添加的解耦電容越多越好嗎？

　　答：解耦電容器必須在適當(dāng)?shù)奈恢锰砑舆m當(dāng)?shù)闹?。例如，必須添加到模擬設(shè)備的電源端口，必須用不同的容量值過(guò)濾不同頻率的雜散信號(hào)。

　　04

　　問(wèn)：好板子它的標(biāo)準(zhǔn)是什么？

　　答：合理布局，電源線電源冗余，高頻阻抗，低頻線路簡(jiǎn)潔。

　　05

　　問(wèn)：通孔和盲孔對(duì)信號(hào)差異的影響有多大？應(yīng)用的原則是什么？

　　答：使用盲孔或沉頭孔是提高多層板密度、減少層數(shù)和板尺寸的有效方法，大大減少電鍍孔的數(shù)量。

　　但是，相比之下，通孔在工藝中實(shí)施良好，成本低，因此在一般設(shè)計(jì)中使用通孔。

　　06

　　問(wèn)：當(dāng)涉及模擬數(shù)字混合系統(tǒng)時(shí)，建議對(duì)電層進(jìn)行分割，地面對(duì)銅進(jìn)行整體熱療，電層全部進(jìn)行分割，在電源端以不同的方式連接，但這樣會(huì)遠(yuǎn)離信號(hào)的回流路徑。具體應(yīng)用時(shí)應(yīng)該如何選擇合適的方法？

　　答：如果有高頻20MHz信號(hào)線，并且長(zhǎng)度和數(shù)量都很大，模擬高頻信號(hào)至少需要兩層。信號(hào)線一樓，大面積一樓，信號(hào)線一樓要鉆足夠的洞。其目的是：

　　對(duì)于模擬信號(hào)，提供完整的傳輸介質(zhì)和阻抗匹配。

　　地面將模擬信號(hào)與其他數(shù)字信號(hào)隔離開(kāi)來(lái)。

　　電路足夠小。因?yàn)槟愦蛄撕芏喽?，地面又是一個(gè)大平面。

　　07

　　問(wèn)：在電路板上，信號(hào)輸入插件位于PCB的最左邊緣，MCU位于右側(cè)。布局時(shí)，是將電源芯片放置在源附近的連接器上(電源IC輸出5V經(jīng)過(guò)相對(duì)較長(zhǎng)的路徑到達(dá)MCU)，還是將電源IC放置在中間右側(cè)(電源IC的輸出5V線接觸MCU時(shí)短，但輸入電源段)，還是有更好的布局？a:首先信號(hào)輸入插件是模擬設(shè)備嗎？如果是模擬設(shè)備，建議電源布局不要影響模擬部分的信號(hào)完整性。因此，有幾點(diǎn)需要考慮。

　　首先，調(diào)節(jié)器電源芯片是不是比較干凈，波動(dòng)小的電源？電源的模擬部分，對(duì)電源的要求比較高。

　　模擬部分和MCU是否是電源，建議在高精度電路設(shè)計(jì)中，將模擬部分和數(shù)字部分的電源分開(kāi)。

　　對(duì)數(shù)字部分的供電應(yīng)盡量減少對(duì)模擬電路部分的影響。

　　08

　　問(wèn)：在高速信號(hào)鏈的應(yīng)用中，有多個(gè)ASIC的模擬和數(shù)字區(qū)域。股權(quán)還是分離地？現(xiàn)有的準(zhǔn)則是什么？哪個(gè)效果更好？

　　a:到目前為止還沒(méi)有得出結(jié)論。一般可以參考芯片說(shuō)明書(shū)。ADI的所有混合芯片手冊(cè)都有根據(jù)芯片設(shè)計(jì)推薦接地的方案，也有建議通知、隔離的方案。

　　09

　　問(wèn)：什么時(shí)候應(yīng)該考慮線的等長(zhǎng)？如果要考慮使用出場(chǎng)線，兩條信號(hào)線之間的長(zhǎng)度差異不能有多大？怎么算？

　　答：差分計(jì)算思路：發(fā)送正弦信號(hào)時(shí)，長(zhǎng)度差異等于傳輸波長(zhǎng)的一半，相位差為180度，則兩個(gè)信號(hào)完全抵消。

　　所以這時(shí)候路車最大。這樣，信號(hào)線差異應(yīng)小于此值。

　　10

　　問(wèn)：高速蛇形線，適合什么情況？有什么缺點(diǎn)嗎？例如，在差分行走線的情況下，兩組信號(hào)必須垂直。

　　a:沙文型陣容，根據(jù)應(yīng)用程序的不同，扮演不同的角色。

　　蛇形線出現(xiàn)在計(jì)算機(jī)板上時(shí)，主要起到濾波電感和阻抗匹配的作用，提高電路的抗干擾能力。計(jì)算機(jī)主板上的蛇形線路主要用于PCI-Clk、AGPCIK、IDE、DIMM等信號(hào)線。

　　在普通PCB主板上，除了濾波電感外，還可以用作無(wú)線電天線的電感線圈等。例如，在2.4G的對(duì)講機(jī)中用作電感。

　　有些信號(hào)布線長(zhǎng)度需要嚴(yán)格的長(zhǎng)度。高速數(shù)字PCB板的等線長(zhǎng)度是為了使每個(gè)信號(hào)的延遲差異保持在一定范圍內(nèi)。這是為了確保系統(tǒng)在同一個(gè)周期內(nèi)讀取的數(shù)據(jù)的有效性(如果延遲差異超過(guò)一個(gè)時(shí)鐘周期，則會(huì)錯(cuò)誤地讀取下一個(gè)周期的數(shù)據(jù))。為了消除延遲帶來(lái)的隱患，例如英特爾中樞體系結(jié)構(gòu)中的中樞鏈接(使用13個(gè)、233MHz頻率)，長(zhǎng)度必須嚴(yán)格相同。布線是唯一的解決方案。一般來(lái)說(shuō)，延遲差不超過(guò)1/4時(shí)鐘周期，單位長(zhǎng)度的線延遲差也是固定的。延遲與線寬、線長(zhǎng)、銅厚、板結(jié)構(gòu)有關(guān)，但如果線過(guò)長(zhǎng)，分布電容和分布電感會(huì)增加，信號(hào)質(zhì)量會(huì)下降。因此，時(shí)鐘IC針腳通常相互連接，但蛇形的線沒(méi)有電感作用。相反，電感會(huì)在信號(hào)的上升邊緣相互移動(dòng)諧波，從而加劇信號(hào)質(zhì)量，因此蛇紋石間隔必須是線寬的兩倍以上。(威廉莎士比亞、哈姆雷特、電感、電感、電感、電感、電感)信號(hào)的上升時(shí)間越小，越容易受到分布容量和分布電感的影響。蛇形線在特定特殊電路中充當(dāng)分布參數(shù)的LC濾波器。

　　11

　　問(wèn)：在設(shè)計(jì)PCB時(shí)，如何考慮電磁兼容性EMC/EMI？具體需要考慮的事項(xiàng)是什么？應(yīng)該采取什么措施？

　　答：EMI/EMC設(shè)計(jì)從一開(kāi)始就要考慮部件位置、PCB堆棧放置、重要的在線移動(dòng)方法、部件選擇等。

　　例如，時(shí)鐘生成器的位置可確保盡量不接近外部連接器。高速信號(hào)盡可能地走內(nèi)層，通過(guò)匹配特性阻抗和參考層的連續(xù)性來(lái)減少反射，通過(guò)最小化零件推送的信號(hào)的斜率(slew rate)來(lái)減少高頻成分，在選擇耦合(decoupling/bypass)電容器時(shí)檢查頻率響應(yīng)是否符合要求，從而降低電源層噪聲。

　　此外，高頻信號(hào)電流的返回路徑使電路面積最小化(即電路阻抗loop impedance盡可能小)，從而減少輻射。還可以分割地層，控制高頻噪聲的范圍。

　　最后，適當(dāng)?shù)剡x擇PCB和外殼的“連接點(diǎn)”(chassis ground)。

　　12

　　問(wèn)：射頻寬帶電路PCB的傳輸線設(shè)計(jì)需要注意什么？傳輸線的地工如何設(shè)置合適，阻抗匹配應(yīng)該自行設(shè)計(jì)還是與PCB加工企業(yè)合作？

　　答：這個(gè)問(wèn)題需要考慮很多因素。例如，PCB材料的各種參數(shù)、根據(jù)這些參數(shù)最后設(shè)置的傳輸線模型、設(shè)備的參數(shù)等。阻抗匹配一般要根據(jù)制造商提供的數(shù)據(jù)設(shè)計(jì)。

　　13

　　問(wèn)：模擬電路和數(shù)字電路共存時(shí)，例如一半是FPGA或單片機(jī)數(shù)字電路部分，另一半是DAC和相關(guān)放大器的模擬電路部分。不同電壓值的電源更多。遇到了數(shù)字模擬兩個(gè)電路都使用的電壓值的電源。我可以使用通用電源嗎？布線和磁珠放置有哪些技術(shù)？

　　a:一般不建議這樣使用。這樣使用復(fù)雜，調(diào)試?yán)щy。

　　14

　　問(wèn)：在進(jìn)行高速多層PCB設(shè)計(jì)時(shí)，電阻容量等部件的封裝選擇的主要依據(jù)是什么？你能舉幾個(gè)常用的包嗎？

　　A:0402經(jīng)常用在手機(jī)上。0603是常用的一般高速信號(hào)模塊。包裝越小，寄生參數(shù)越小，當(dāng)然，不同制造商的相同包裝在高頻性能上有很大差異。建議在重要位置使用高頻專用部件。

　　15

　　問(wèn)：一般設(shè)計(jì)中，雙板是先走信號(hào)線，還是先走地線？

　　a:這需要綜合考慮。如果首先考慮布局，請(qǐng)考慮走直線。

　　16

　　問(wèn)：進(jìn)行高速多層PCB設(shè)計(jì)時(shí)，最需要注意的問(wèn)題是什么？你能制定詳細(xì)說(shuō)明問(wèn)題的解決方案嗎？答：最需要注意的是信號(hào)線、電源線、地面、控制線如何劃分為各層的設(shè)計(jì)。

　　一般原則是模擬信號(hào)和模擬信號(hào)地至少要保證一層。建議電源也使用單獨(dú)的層。

　　17

　　問(wèn)：具體什么時(shí)候使用兩層板、四層板、六層板？技術(shù)上是否有嚴(yán)格的限制(刪除卷的原因)？基于CPU的頻率還是與外部部件數(shù)據(jù)交互的頻率？

　　答：使用多層板，首先可以提供完整的地平面，提供更多的信號(hào)層，便于行走。

　　CPU要控制外部存儲(chǔ)設(shè)備的應(yīng)用，必須考慮交互頻率，頻率高必須保證整個(gè)地平面，信號(hào)線最好保持相同的長(zhǎng)度。

　　18

　　問(wèn)：如何分析PCB布線對(duì)模擬信號(hào)傳輸?shù)挠绊?，如何區(qū)分信號(hào)傳輸過(guò)程中引入的噪音是布線引起的還是運(yùn)算放大器引起的？

　　a:很難區(qū)分。只有通過(guò)PCB電纜，才能避免電纜連接產(chǎn)生額外噪音。

　　19

　　問(wèn)：對(duì)于高速多層PCB，請(qǐng)舉例說(shuō)明電源線、地線和信號(hào)線的線寬設(shè)置有多合適，一般設(shè)置是什么？例如，工作頻率為300Mhz時(shí)如何設(shè)置？

　　A:300MHz信號(hào)需要通過(guò)阻抗模擬計(jì)算線寬和線與地之間的距離。電源線應(yīng)根據(jù)電流的大小確定線寬，混合信號(hào)PCB時(shí)，一般不使用“線”，而是使用整個(gè)平面，以最大限度地減少電路電阻，在信號(hào)線下有一個(gè)完整的平面。

　　20

　　問(wèn)：為了獲得最佳冷卻效果，需要什么布局？

　　答：PCB的熱量來(lái)源有三個(gè)主要方面：電子元件的發(fā)熱。多氯聯(lián)苯本身的發(fā)熱；來(lái)自其他部分的熱量。

　　在這三種熱源中，組件的熱值最大，主要熱源，其次是PCB板產(chǎn)生的熱量，外部傳入的熱量取決于系統(tǒng)的整體熱量設(shè)計(jì)，因此暫時(shí)不考慮。

　　然后，散熱設(shè)計(jì)的目的是通過(guò)適當(dāng)?shù)拇胧┖头椒ń档徒M件的溫度和PCB板的溫度，使系統(tǒng)能夠在適當(dāng)?shù)臏囟认抡９ぷ鳌Ｖ饕峭ㄟ^(guò)減少發(fā)熱、加速發(fā)熱來(lái)實(shí)現(xiàn)的。