本文主要介紹CWL083VCT6芯片在不同主頻下的功耗測試方法和測試結(jié)果。

1.HSIOSC時鐘

HSIOSC 時鐘由內(nèi)部 RC 振蕩器產(chǎn)生，不需要外部電路，比 HSE 時鐘的成本低，啟動速度快。HSIOSC 時鐘頻率固定為 48MHz，頻率精度低于 HSE 時鐘。RC 振蕩器輸出時鐘的頻率受芯片加工過程、工作電壓、環(huán)境溫度等因素影響，CW32L083 提供了 HSIOSC 時鐘頻率校準功能，用戶可通過設置內(nèi)置高頻時鐘控制寄存器 SYSCTRL_HSI 的 TRIM 位域值來校準 HSIOSC 時鐘頻率，HSIOSC 內(nèi)部高速 RC 振蕩器在芯片上電后，默認處于開啟狀態(tài)，用戶可通過設置系統(tǒng)控制寄存器的 SYSCTRL_CR1 的HSIEN 位域為 0 來關閉。如用戶停止并重新啟動了 HSIOSC 振蕩器，可通過內(nèi)置高頻時鐘控制寄存器 SYSCTRL_HSI的 STABLE 標志位來確定 HSI 時鐘是否穩(wěn)定，STABLE 標志為 1 表示 HSIOSC 時鐘已穩(wěn)定，為 0 則表示 HSIOSC 時鐘還未穩(wěn)定。

HSIOSC 時鐘經(jīng)過分頻后輸出 HSI 時鐘，分頻系數(shù)通過內(nèi)置高頻時鐘控制寄存器 SYSCTRL_HSI 的 DIV 位域設置，有效分頻系數(shù)為 1、2、4、6、8、10、12、14、16，上電后默認值為 6，所以 HSI 時鐘默認頻率為 8MHz。

2.PLL時鐘

CW32L083 內(nèi)部集成鎖相環(huán) PLL 電路，可對輸入時鐘源進行鎖相倍頻輸出 PLL 時鐘。用戶可通過內(nèi)置鎖相環(huán)控制寄存器 SYSCTRL_PLL 的 SOURCE 位域選擇 PLL 的輸入?yún)⒖紩r鐘源，如下表所示

鎖相環(huán)倍頻系數(shù)通過內(nèi)置鎖相環(huán)控制寄存器 SYSCTRL_PLL 的 MUL 位域進行設置，可設置范圍為 2 ~ 12，默認值 為 8。為保證鎖相環(huán)的鎖定收斂速度及輸出時鐘相噪性能，用戶需根據(jù)實際的輸入?yún)⒖紩r鐘頻率和輸出時鐘頻率分別設置 SYSCTRL_PLL.FREQIN 和 SYSCTRL_PLL.FREQOUT 位域的值。

步驟 1：設置 SYSCTRL_CR1.PLLEN 為 0，關閉 PLL；?

步驟 2：等待 SYSCTRL_PLL.STABLE 標志被系統(tǒng)硬件清零；?

步驟 3：更改 PLL 的參數(shù)；?

步驟 4：設置 SYSCTRL_CR1.PLLEN 為 1，啟動 PLL；?

步驟 5：等待 SYSCTRL_PLL.STABLE 標志被系統(tǒng)硬件置 1，標識 PLL 時鐘已穩(wěn)定。

3.實例演示

通過按鍵KEY1中斷調(diào)節(jié)運行主頻（4M/12M/24M/48M/64M）,LCD顯示對應數(shù)字。

(1)初始化GPIO

(2)GPIO中斷控制函數(shù)

(3)初始化LCD

(4)配置嵌套的矢量中斷控制器

???

(5)主函數(shù)

? ? ? ? ? ? ? ? ?

4.測試結(jié)果

將電流表串接在單板J23跳線上，單板上電，默認主頻為8MHz然后通過KEY1按鍵，控制主頻在4 MHz -12 MHz -24 MHz -48 MHz -64 MHz之間進行切換，記錄不同主頻下的電流值，如下：