一、前言

????????FPGA設(shè)計必需考慮的三大指標(biāo)：面積，速度，功耗，三者之間通常是相約制衡，此消彼長的關(guān)系。本文將對其中的速度進(jìn)行解析，分析設(shè)計中最大的運行速度該如何獲取以及提高最大運行速度。

二、最高頻率

????????最大運行速度換個角度理解也即是在時序不違例的情況下的最高頻率，通常FPGA的時鐘頻率都是在幾百兆的范圍內(nèi)。

????????下圖是時序分析模型中的時延關(guān)系

Tclk1和Tclk2：時鐘CLK1和時鐘CLK2分別到達(dá)FF1和FF2時鐘輸入口的時延。

Tco:數(shù)據(jù)從觸發(fā)器入口到出口的時間，即觸發(fā)器數(shù)據(jù)處理時間。

Tdelay:數(shù)據(jù)從觸發(fā)器FF1的Q1輸出口開始，傳輸?shù)接|發(fā)器FF2的D2輸入口的時間，Comb表示組合邏輯，Tdelay包含了組合邏輯的處理時間Tcomb以及線路傳輸時延Tnet。

Tsetup：觸發(fā)器的建立時間。

Tcycle：一個時鐘周期。

建立時間關(guān)系要滿足：Tclk2+Tcycle>=Tclk1+Tco+Tcomb+Tnet+Tsetup

最大頻率Hmax=1/Tcycle=1/(Tclk1+Tco+Tcomb+Tnet+Tsetup-Tclk2)

因為Tclk1和Tclk2通常是走專用時鐘路徑，此時Tclk1-Tclk2，此時

最大頻率Hmax=1/Tcycle=1/(Tco+Tcomb+Tnet+Tsetup)。

因此，可用此公式來評估最大頻率。Tcomb和Tnet選取時延最大的時序路徑。

三、提高速度

????????根據(jù)最大速率公式Hmax=1/Tcycle=1/(Tco+Tcomb+Tnet+Tsetup)，其中Tco和Tsetup屬于器件的特性，在器件指定后該數(shù)值為固定值，可調(diào)整的為Tcomb和Tnet。

????????通過公式可知，降低組合邏輯路徑Tcomb和Tnet可以增大Hmax的值。采用“流水線”技術(shù)，將組合邏輯拆分成多個小的邏輯，中間插入寄存器用于暫存中間的數(shù)據(jù)。下圖為將組合邏輯拆分成2個兩個邏輯。流水線的缺點是需要更多的寄存器，用面積換取速度。