LabVIEW My FPGA家族又添新成員啦?。?！

1、24位8通道最高144KS/s采樣率的超高精度并行多通道ADC（TI公司ADS1274/ADS1278）在LabVIEW My FPGA下的驅(qū)動(dòng)VI誕生了（用戶只需要拷貝連連線就可以啦）！

2、ADS1274/ADS1278支持4/8通道同步采集測(cè)量，最高144 KS/s 采樣速率。

3、4種可選操作模式：高速: 144kSPS, 106dB SNR；高分辯率: 52kSPS, 111dB SNR；低功耗: 52kSPS, 31mW/通道；低速: 10kSPS, 7mW/通道。

4、利用1個(gè)ADS1278可以實(shí)現(xiàn)8個(gè)通道并行超高性價(jià)比的DSA動(dòng)態(tài)信號(hào)采集卡，非常適合聲音、振動(dòng)、加速度等IEPE/ICP傳感器信號(hào)采集，比常見(jiàn)的ADS1256要更加強(qiáng)大，集成度更高。

5、用戶可以直接在FPGA芯片里面加入LabVIEW工具包里面的各種濾波、FFT頻譜變換等信號(hào)算法，讓我們的FPGA動(dòng)態(tài)信號(hào)DSA采集卡變得更加智能化、人性化，只要會(huì)一點(diǎn)LabVIEW，就能利用這個(gè)24位的ADS1278搞定聲音與振動(dòng)、機(jī)器健康狀態(tài)監(jiān)測(cè)等應(yīng)用開(kāi)發(fā)。

?

●壓力傳感器

????? ?以單通道芯片ADS1271為基礎(chǔ) ADS1274 (四通道) 和ADS1278 (八通道)為24位可達(dá)每秒144k采樣速率(SPS)的(Δ-Σ)模數(shù)轉(zhuǎn)換器 (ADCs)允許四或八通道同步采樣。芯片采用相同的封裝可以向下擴(kuò)展。傳統(tǒng)上工業(yè)級(jí)的模數(shù)轉(zhuǎn)換器使用具有大通帶陡度的數(shù)字濾波器以提供較好的漂移特性。其結(jié)果是具有有限帶寬并且適用于直流測(cè)量。

????? ?高分辯率的模數(shù)轉(zhuǎn)換器在音頻應(yīng)用中有著大的可用帶寬但偏移量和漂移顯著小于同類工業(yè)產(chǎn)品。ADS1274與ADS1278結(jié)合了三種類型的轉(zhuǎn)換器允許非常好的直流與交流指標(biāo)的高精度工業(yè)測(cè)量。高階的穩(wěn)態(tài)斬波調(diào)節(jié)器實(shí)現(xiàn)了非常低的漂移和帶內(nèi)噪聲。板載抽取濾波器壓縮調(diào)制和帶外噪聲。模數(shù)轉(zhuǎn)換器提供可用的信號(hào)帶寬達(dá)奈奎斯特速率的90%并且其紋波小于0.005dB。

????? ??四種操作模式允許對(duì)于速度分辯率和功耗的優(yōu)化。所有的操作直接由管腳控制不需要編程寄存器。芯片滿足于全部的工業(yè)范圍并有所擴(kuò)展 (–40°C 到+105°C)且采用HTQFP-64PowerPAD?封裝。

???? ?ADS1274 (四)和ADS1278 (八)為24-位的, 基于單通道ADS1271的delta-sigma模數(shù)轉(zhuǎn)換器。它們結(jié)合了優(yōu)異的直流精度和高級(jí)的交流特性。下圖為方框圖：

? ? ? ?兩種芯片的功能相同除了ADS1274有四個(gè)模數(shù)轉(zhuǎn)換器而ADS1278有八個(gè)模數(shù)轉(zhuǎn)換器之外。它們的封裝相同并且ADS1274與ADS1278的管腳兼容允許進(jìn)行板級(jí)升級(jí)。轉(zhuǎn)換器由四個(gè)(ADS1274)或八個(gè)(ADS1278)先進(jìn)的、6階穩(wěn)定斬波器、delta-sigma調(diào)制器和低紋波的線性相位FIR濾波器。調(diào)制器測(cè)量相對(duì)于差分參考源VREF=(VREFP – VREFN)的差分輸入信號(hào)VIN=(AINP–AINN)。數(shù)字濾波器接收調(diào)制信號(hào)并且提供低噪聲的數(shù)字輸入。允許權(quán)衡速度分辯率和功耗可選擇四種操作模式：高速、高分辯率、低功耗和低速。如下表：

? ? ? ? 由于ADS1274/ADS1278的工作模式非常復(fù)雜，TI公司提供的評(píng)估板上既有撥碼開(kāi)關(guān)硬件配置也有通過(guò)引腳軟件配置，在我們給用戶封裝的My FPGA驅(qū)動(dòng)VI里面，我們將所有ADS1278需要用到的IO都放在了FPGA VI里面，用戶可以自由配置，這樣，如果用戶自己用ADS1278做板子的話，就不需要像TI公司評(píng)估板搞那么復(fù)雜了，直接把需要?jiǎng)討B(tài)配置的引腳拉到FPGA引腳上即可。

?????? ?如果用戶買的是TI公司的ADS1278評(píng)估板，可以參考下面圖2所示的配置和接線，特別是S2撥碼開(kāi)關(guān)，要設(shè)置為：M0M1：00；CLKDIV：1；F0F1F2：101；S3撥到右側(cè)，接板子上的2.5V基準(zhǔn)參考電壓；然后于FPGA之間的接線，需要接MCLK、SCLK、Fsync和8個(gè)DOUT輸出引腳；最后別忘了電源VCC和GND，另外，ADS1278的需要3種電源：5V、3.3V以及1.8V，用戶在做板子的時(shí)候，一定要提供哈?。?！

? ? ? ??下面是我們封裝的IP核里面的備注：

/*ADS1278/4在芯片設(shè)計(jì)時(shí)，去掉了ADS1278/4的內(nèi)部寄存器，對(duì)于ADS1278/4的工作方式的配置不需要通過(guò)通信的方式進(jìn)行，直接通過(guò)IO的電平配置，達(dá)到預(yù)期的效果。

Ainp1-Ainn1到Ainp8-Ainn8為模擬信號(hào)輸入端。

CLK： ? ? ? ? ? ? ? ? ? ADS1278/4的主時(shí)鐘輸入端

DIN： ? ? ? ? ? ? ? ? ? ?在一般的情況下是沒(méi)有用的，在多片級(jí)聯(lián)的時(shí)候才能用的到。

SCLK： ? ? ? ? ? ? ? ? ADS1278/4通信時(shí)用到的時(shí)鐘輸入端

DRDY/FSYNC： ???????????ADS1278/4通信時(shí)數(shù)據(jù)發(fā)送使能端口。

DOUT1-DOUT7： ???????? ADS1278/4的數(shù)據(jù)輸出端

SYNC： ? ? ? ? ? ? ??? 從新啟動(dòng)數(shù)據(jù)轉(zhuǎn)換的端口，當(dāng)SYNC為低時(shí)，AD轉(zhuǎn)換停止。

CLKDIV: ? ? ? ? ? ? ?? ADS1278/4主時(shí)鐘的選擇端

//--------------------------------------------------------------------------------------//

MODE0：??MODE1：

工作模式選擇：?00：High-Speed

? ? ? ? ? ? ? ? ? ?01：High-Resolution

? ? ? ? ? ? ? ? ? ?10：Low-Power

? ? ? ? ? ? ? ? ? ?11：Low-Speed

//--------------------------------------------------------------------------------------//

Test0：

Test1：???????? ?測(cè)試用的引腳

//--------------------------------------------------------------------------------------//

PWDN1- PWDN7：關(guān)掉相應(yīng)AD通道的電源，低電平有效，為了降低功耗。

//--------------------------------------------------------------------------------------//

Format0：

Format1：

Format2：

通信模式選擇：

000：SPI ? ? ? ? ? ??????? TDM????? ????Dynamic

001：SPI ? ? ? ? ? ? ????? TDM???? ?????Fixed

010：SPI? ? ? ? ? ? ? ? ? ?Discrete ? ? ?—

011：Frame-Sync ? ? ?TDM???? ?????Dynamic

100：Frame-Sync ? ? ?TDM????? ????Fixed

101：Frame-Sync ? ? ?Discrete ? ? —

110：Modulator ? ? ? ? ?— ? ? ? ? ? ? —

最終ADC芯片IO的選擇：

Format0： ? ? ? ? ? 1

Format1：???????? ??0

Format2：???????? ??1????Frame-Sync 數(shù)據(jù)發(fā)送模式

//--------------------------------------------------------------------------------------//

Test0：???????????0

Test1：???????????0? 都為0的情況是，進(jìn)入正常模式！

//--------------------------------------------------------------------------------------//

MODE0： ? ? ?0

MODE1：??????0??????????? 高速模式

//--------------------------------------------------------------------------------------//

1.??????????FSYNC為高電平啟動(dòng)數(shù)據(jù)傳輸， SCLK的第一個(gè)低電平時(shí)，AD1274準(zhǔn)備第一個(gè)數(shù)據(jù)，在FSYNC為高電平后的SCLK的第一個(gè)上升沿取第一個(gè)數(shù)據(jù)。

2.??????????FSYNC的高電平必須大于一個(gè)SCLK的時(shí)鐘周期

3.??????????FSYNC的周期必需大于CLK的256倍，且小于2560倍。這個(gè)一定要注意，開(kāi)始的時(shí)候就是因?yàn)檫@個(gè)導(dǎo)致數(shù)據(jù)出錯(cuò)。

4.??????????SCLK為必須為CLK的1、2、4、8的分頻

————————————————*/

?

??測(cè)量結(jié)果：