計(jì)算機(jī)組成原理復(fù)習(xí)要點(diǎn)

一、 題型分布

選擇題 20分；填空題 30分；判斷題 10分；計(jì)算題 20/25分；簡(jiǎn)答題 20/15分

二、 每章重點(diǎn)內(nèi)容

第一章 概述

1、什么是計(jì)算機(jī)組成

編輯切換為居中

編輯切換為居中

2、諾依曼體系結(jié)構(gòu)計(jì)算機(jī)的特點(diǎn)

（1）硬件由五大部份組成（運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備）。（2）軟件以2#表示。（3）采用存儲(chǔ)程序 所有的程序預(yù)先存放在存儲(chǔ)器中,此為計(jì)算機(jī)高速自動(dòng)的基礎(chǔ)； 存儲(chǔ)器采用一維線性結(jié)構(gòu)； 指令采用串行執(zhí)行方式。 控制流（指令流）驅(qū)動(dòng)方式；

（4）非諾依曼體系結(jié)構(gòu)計(jì)算機(jī)數(shù)據(jù)流計(jì)算機(jī)多核(芯)處理機(jī)的計(jì)算機(jī)

3、計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)

（1）從軟、硬件組成角度劃分層次結(jié)構(gòu)

編輯

（2）從語(yǔ)言功能角度劃分的層次結(jié)構(gòu)虛擬機(jī)：通過軟件配置擴(kuò)充機(jī)器功能后，所形成的計(jì)算機(jī)，實(shí)際硬件并不具備相應(yīng)語(yǔ)言的功能。

第二章 數(shù)據(jù)表示

1、各種碼制間的轉(zhuǎn)換及定點(diǎn)小數(shù)和定點(diǎn)整數(shù)的表示范圍

（1）原碼：計(jì)算規(guī)則：最高位表示符號(hào)位；其余有效值部分以2#的絕對(duì)值表示。如：（+0.1011）原=0.1011; ? （-0.1001）原=1.1001（+1011）原 ?= 01011; ? （-1001）原 ? ?=11001 注意：在書面表示中須寫出小數(shù)點(diǎn)，實(shí)際上在計(jì)算機(jī)中并不表示和存儲(chǔ)小數(shù)點(diǎn)。原碼的數(shù)學(xué)定義若定點(diǎn)小數(shù)原碼序列為X0.X1X2...Xn共n+1位數(shù)，則： X原=X ? ? ? ? ? ? ? ? ? ? 當(dāng) 1 >X≥0 X原=1-X=1+|x| ? ? ? ?當(dāng) ?0≥X>-1若定點(diǎn)整數(shù)原碼序列為X0X1X2...Xn共n+1位數(shù)，則： X原=X ? ? ? ? ? ? ? ? ? ? 當(dāng) 2n >X≥0 X原=2n-X=2n+|x| ? ? 當(dāng) ?0≥X>-2n說(shuō)明：在各種碼制（包括原碼）的表示中需注意表示位數(shù)的約定，即不同的位數(shù)表示結(jié)果不同，如：以5位表示，則（-0.1011）原=1.1011以8位表示，則（-0.1011）原=1.10110000的原碼有二種表示方式： 小數(shù)：（+0.0000）原=0.0000，（-0.0000）原=1.0000 整數(shù)：（+00000）原 =00000， （-00000）原=10000符號(hào)位不是數(shù)值的一部分，不能直接參與運(yùn)算，需單獨(dú)處理。約定數(shù)據(jù)位數(shù)的目的是約定數(shù)據(jù)的表示范圍，即： 小數(shù)：-1 < X < 1 整數(shù)：-2n ?< X < 2n（2）反碼：計(jì)算規(guī)則：正數(shù)的反碼與原碼同；負(fù)數(shù)的反碼是原碼除最高位（符號(hào)位）外，各位求反。如：正數(shù)：（+0.1011）原=（+0.1011）反=0.1011; ?負(fù)數(shù)：(-0.1001)原=1.1001，則(-0.1001)反=1.0110反碼的數(shù)學(xué)定義若定點(diǎn)小數(shù)反碼序列為X0.X1X2...Xn共n+1位數(shù)，則： X反=X ? ? ? ? ? ? ? ? ? ? ? 當(dāng) 1 >X≥0 X反=（2-2-n）+X ? ? ?當(dāng) ?0≥X>-1若定點(diǎn)整數(shù)反碼序列為X0X1X2...Xn共n+1位數(shù)，則： X反=X ? ? ? ? ? ? ? ? ? ? ?當(dāng) 2n >X≥0 X反=（ 2n -1）+X ? ?當(dāng) ?0≥X>- 2n（3）補(bǔ)碼：計(jì)算規(guī)則：正數(shù)的補(bǔ)碼與原碼同；負(fù)數(shù)的補(bǔ)碼是反碼的最低加1。如：正數(shù): (+0.1011)原=(+0.1011)反=(+0.1011)補(bǔ)=0.1011; ?負(fù)數(shù)： (-0.1001)原=1.1001 (-0.1001)反=1.0110 (-0.1001)補(bǔ)=1.0111數(shù)學(xué)定義 （X）補(bǔ)=M+X （MOD M） 其中：M表示模，即容器的最大容量。若定點(diǎn)小數(shù)補(bǔ)碼序列為X0.X1X2...Xn共n+1位數(shù)，則 ?M=2；若定點(diǎn)整數(shù)補(bǔ)碼序列為X0X1X2...Xn共n+1位數(shù)，則 ?M= 2n+1

2、為什么計(jì)算機(jī)中數(shù)值類型的數(shù)據(jù)以補(bǔ)碼表示

補(bǔ)碼的符號(hào)位是數(shù)值的一部分，可以參與運(yùn)算。0的補(bǔ)碼表示具有唯一性。補(bǔ)碼的表示范圍比原碼、反碼大。

3、常見尋址方式的特點(diǎn)

（1）尋址方式：獲得指令或操作數(shù)的方式。（2）指令尋址：由程序計(jì)數(shù)提供即將要執(zhí)行的指令的地址。（3）操作數(shù)尋址：與具體的尋址方式有關(guān)。操作數(shù)尋址方式應(yīng)說(shuō)明是源操作數(shù)還是目標(biāo)操作數(shù)的尋址方式。4、采用多種尋址方式的目的（縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性）

縮短指令長(zhǎng)度,擴(kuò)大尋址空間,提高編程的靈活性。

5、如何減少指令中地址數(shù)的方法

采用隱地址（隱含約定）可以簡(jiǎn)化指令地址結(jié)構(gòu)，即減少指令中的顯地址數(shù)。

6、外設(shè)的編址方式（在任何一種方式每個(gè)外設(shè)都有一個(gè)獨(dú)立的地址）

（1）I/O與主存統(tǒng)一編址，即I/O是看作是主存的延伸。（2）I/O與主存單獨(dú)編址： I/O編址到設(shè)備級(jí)，即一個(gè)I/O只有一個(gè)地址。 I/O編址到寄存級(jí)，即一個(gè)I/O有多個(gè)地址。

7、指令系統(tǒng)優(yōu)化的趨勢(shì)（CISC、RISC）

（1）CISC(復(fù)雜指令系統(tǒng)計(jì)算機(jī))從編程角度出發(fā)，希望指令系統(tǒng)中包含的指令盡可能多，每條指令中的操作信息盡可能多。該類指令系統(tǒng)一般包含300-500指令。為提高機(jī)器效率，采用了向量化、超標(biāo)量、超長(zhǎng)指令字等技術(shù)。（2）指令系統(tǒng)的發(fā)展趨勢(shì)早期：面向用戶編程，采用CISC技術(shù)現(xiàn)代：面向系統(tǒng)、向高級(jí)語(yǔ)言靠近，采用RISC技術(shù)（3）實(shí)際上CISC和RISC均是當(dāng)前的發(fā)展(優(yōu)化)趨勢(shì) ?

第三章 存儲(chǔ)器

1、 存儲(chǔ)器的按工作原理和存取方式的分類

（1）物理原理分類：A、磁芯 B、半導(dǎo)體存儲(chǔ)器C、磁表面存儲(chǔ)器D、光盤存儲(chǔ)器E、其它存儲(chǔ)器

（2）存取方式的劃分：A、隨機(jī)存取存儲(chǔ)器（RAM）B、只讀存儲(chǔ)器（ROM）C、順序存取存儲(chǔ)器（SAM）D直接存取存儲(chǔ)器（DAM）

2、 存儲(chǔ)器的三級(jí)層次結(jié)構(gòu)及各層次的功能

（1）主存:基本要求：隨機(jī)訪問、工作速度快、具有一定容量；

功能：存放當(dāng)前執(zhí)行的指令和數(shù)據(jù)。

（2）外存:基本要求：容量大、成本低、一定的速度

功能：長(zhǎng)期保存數(shù)據(jù)；作為主存的外援存儲(chǔ)器。

外存也可采用多級(jí)存儲(chǔ)結(jié)構(gòu)。

（3）cache:基本要求：速度足夠快、一定容量

功能：CPU與主存的緩沖，匹配主存與CPU的速度。

內(nèi)容：是當(dāng)前主存中最活躍數(shù)據(jù)的副本。

內(nèi)容形成的依據(jù)：

程序局部性原理：時(shí)間和空間局部性。

3、 靜態(tài)與動(dòng)態(tài)存儲(chǔ)器間的區(qū)別、動(dòng)態(tài)存儲(chǔ)器為什么還需要刷新及刷新有分類

（1）根據(jù)信息表示方式分為：動(dòng)態(tài)存儲(chǔ)器(DRAM):以電容中的電荷表示信息,需動(dòng)態(tài)刷新；靜態(tài)存儲(chǔ)器(SRAM):以雙穩(wěn)態(tài)信息。

（2）需動(dòng)態(tài)刷新：因?yàn)閯?dòng)態(tài)存儲(chǔ)器是依靠電容上的存儲(chǔ)電荷暫存信息，而電容上存儲(chǔ)的電荷會(huì)逐漸減變?nèi)跛孕枰⑿隆?/p>

（3）刷新的分類：A、集中刷新B、分散刷新C、異步刷新。 ? ? ?

4、 校驗(yàn)碼：奇偶、循環(huán)校驗(yàn)碼（CRC）計(jì)算

（1） 奇/偶校驗(yàn)：

奇/偶校驗(yàn)：使校驗(yàn)碼中“1”的個(gè)數(shù)和為奇/偶數(shù),主要用于主存校驗(yàn)。 例：有效信息：01101011，則 奇校驗(yàn)碼：011010110 偶校驗(yàn)碼：011010111（2）循環(huán)校驗(yàn)碼

A、編碼原理： 現(xiàn)假設(shè)有： 有效信息：M ? ； ? 除數(shù)G（生成多項(xiàng)式） 有： M/G=Q+R/G 此時(shí)，可選擇R作為校驗(yàn)位，則MR即為校驗(yàn)碼。B、校驗(yàn)原理： （M-R）/G=Q+0/G 說(shuō)明：以接收到的校驗(yàn)碼除以約定的除數(shù)，若余數(shù)為0，則可認(rèn)為接收到的數(shù)據(jù)是正確的。例：有效信息1101，生成多項(xiàng)式樣1011，求循環(huán)校驗(yàn)碼解： 有效信息1101(k=4)，即M(x)=x3+x2+x0 生成多項(xiàng)式1011(r+1=4,即r=3),即G(x)=x3+x1+x0 M(x)·x3=x6+x5+x3，即1101000（對(duì)1101左移三位） M(x)·x3/G(x)=1101000/1011=1111+001/1011 即1010的CRC是：1101001

編輯

循環(huán)校驗(yàn)碼的來(lái)源余數(shù)與出錯(cuò)序號(hào)間處理存在對(duì)應(yīng)模式，該模式只與只與碼制和生成多項(xiàng)式有關(guān)，與具體的碼字無(wú)關(guān)。生成多項(xiàng)式滿足的條件：任一位發(fā)生錯(cuò)誤都應(yīng)使余數(shù)不為0；不同的位發(fā)生的錯(cuò)誤余數(shù)應(yīng)不同。用的生成多項(xiàng)式：CCITT：G(x)=x16+x15+x2+1IEEE：G(x)=x16+x12+x5+1

5、 存儲(chǔ)器的擴(kuò)展

(1)位擴(kuò)展：例：2K×4芯片組成2K×8特點(diǎn)： (1)片選信號(hào)連接在一起，二個(gè)芯片分別提供高低位的數(shù)據(jù)； (2)芯片的地址線直接與AB按位連接。

(2) 字?jǐn)U展例：2K×4芯片組成4K×4特點(diǎn)：AB高位地址通過譯碼形成芯片的片選信號(hào)；AB低位地址通過譯碼連接芯片的低位地址；

(3) 綜合擴(kuò)展 例：4K×4芯片組成16K×8

6、 數(shù)據(jù)傳輸率的計(jì)算

R=

編輯

(單位bps)

7、 提高存儲(chǔ)性能（速度、容量）的措施

A、雙端口存儲(chǔ)器,B、并行主存系統(tǒng)C、高速緩存D、虛擬存儲(chǔ)E、相聯(lián)存儲(chǔ)技術(shù)等。

8、 高速緩存的功能及替換算法

（1）高速緩存的功能：提供的是cpu與內(nèi)存的一個(gè)緩存。

（2）替換算法：1先進(jìn)先出算法(FIFO)2近期最少使用算法(LRU)

p命中率=

編輯

9、Cache與內(nèi)存在直接映像方式中怎樣將內(nèi)存地址轉(zhuǎn)換為Cache地址

A、直接映像B、全相聯(lián)映像C、組相聯(lián)映像。

10、虛擬存儲(chǔ)器的分類

A、頁(yè)式虛存儲(chǔ)器B、段式虛擬存儲(chǔ)器C、段頁(yè)式虛擬存儲(chǔ)器。

第四章CPU

1、為什么會(huì)產(chǎn)生溢出、及溢出的解決方法、正負(fù)溢出的概念

（1）產(chǎn)生溢出的原因：需表示的數(shù)據(jù)或運(yùn)算結(jié)果超出了正常表示范圍

（2）溢出的解決方法：多符號(hào)位；

（3）正溢出：兩個(gè)正數(shù)相加而絕對(duì)值超出允許的表示范圍；

（4）負(fù)溢出：兩個(gè)負(fù)數(shù)相加而絕對(duì)值超出允許的表示范圍。

2、補(bǔ)碼加減法的依據(jù)

X補(bǔ)+Y補(bǔ)=(X+Y)補(bǔ) 和 X補(bǔ)-Y補(bǔ)=X補(bǔ)+(-Y)補(bǔ)。

3、串行和并行加法的原理

串行加法原理如下：

C1= G1 +P1C0 ?；其中C0=0

C2= G2 +P2C1

····

Cn= Gn +PnCn-1

∑i=Ai ⊕ Bi ⊕ Ci-1

并行加法原理如下:

C1 = G1 +P1C0

C2 = G2 +P2C1= G2 +P2G1 +P2P1C0

C3 = G3 +P3C2= G3 +P3G2 +P3P2G1 +P3P2P1C0

C4 = G4 +P4C3

= G4 +P4G3 +P4P3G2 +P4P3P2G1+P4P3P2P1C0

····

而∑i=Ai ⊕ Bi ⊕ Ci-1 .

4、一位原碼乘法的計(jì)算及運(yùn)算特點(diǎn)

(1)數(shù)學(xué)原理： 兩個(gè)原碼數(shù)相乘,其乘積的符號(hào)為相乘兩數(shù)符號(hào)的異或值,數(shù)值等于兩數(shù)絕對(duì)值之積。 假設(shè) [X]原=X0.X1X2..Xn ， [Y]原=Y0.Y1Y2..Yn，則有： [X·Y]原= (X0⊕Y0).[(X1X2..Xn)·(Y1Y2..Yn)](2)算法：假設(shè)X=0.X1X2..Xn ，Y=0.Y1Y2..Yn，即均為正純小數(shù) X·Y= X·0.Y1Y2..Yn = X·（2-1Y1+2-2Y2+...+2-n+1Yn-1+2-nYn） = X·（2-nYn+2-n+1Yn-1+...+2-2Y2+2-1Y1） = (..((0+ Yn X)2-1+Yn-1X)2-1)+...)+Y2X)2-1)+Y1X)2--1) 根據(jù)上述計(jì)算過程，可得算法如下： A0=0 A1=（A0+YnX)2-1 A2=（A1+Yn-1X)2-1 ... An-1=（An-2+Y2X)2-1 An ?=（An-1+Y1X)2-1 積X·Y=An ?

編輯

編輯

(3)運(yùn)算特點(diǎn)

符號(hào)位和絕對(duì)值分別獨(dú)立運(yùn)算。

5、主機(jī)與外設(shè)間的連接方式

（1）輻射型（2）總線型（3）通道型

6、數(shù)據(jù)傳送方式

（1） 以打印機(jī)為例說(shuō)明中斷方式數(shù)據(jù)的傳輸過程

編輯

（2） DMA方式的特點(diǎn)及應(yīng)用

DMA方式的特點(diǎn)：傳送速率快，操作簡(jiǎn)單；應(yīng)用：高速外部設(shè)備與主存儲(chǔ)器之間的簡(jiǎn)單批量數(shù)據(jù)傳送。

中斷的響應(yīng)過程、區(qū)別中斷處理與中斷服務(wù)

7、 中斷的響應(yīng)過程、區(qū)別中斷處理與中斷服務(wù)

（1） 中斷的響應(yīng)過程

① 置位中斷優(yōu)先級(jí)有效觸發(fā)器，即關(guān)閉同級(jí)和低級(jí) ?中斷：② 調(diào)用入口地址，斷點(diǎn)入棧，相當(dāng)于LCALL指令；③ 進(jìn)入中斷服務(wù)程序。

（2）中斷處理就是執(zhí)行中斷服務(wù)程序，從中斷入口地址開始執(zhí)行，直到返回指令(RETI)為止。此過程一般包括三部分內(nèi)容，一是保護(hù)現(xiàn)場(chǎng)，二是處理中斷源的請(qǐng)求，三是恢復(fù)現(xiàn)場(chǎng)。（3）中斷服務(wù)是要完成處理的事務(wù)，用戶根據(jù)需要編寫中斷服務(wù)程序，程序中要注意將主程序中需要保護(hù)的寄存器內(nèi)容進(jìn)行保護(hù)

8、 控制器的功能

CPU內(nèi)部控制功能的寄存器及相應(yīng)的功能

硬件系統(tǒng)時(shí)序?qū)哟蔚膭澐旨案鲗哟未蔚暮x

控制器的分類及各自的優(yōu)缺點(diǎn)

指令流程（MOV和運(yùn)算類雙操作數(shù)指令）

微程序控制器的基本思想

9、 CPU內(nèi)部控制功能的寄存器及相應(yīng)的功能

（1） PC：程序計(jì)數(shù)器，用來(lái)指示指令在存儲(chǔ)器中的存放位置。

（2） IR：指令寄存器，用來(lái)存放當(dāng)前正在執(zhí)行的指令，它的輸出包括操作信息、地址信息等。

（3） PSW：程序狀態(tài)寄存器，用來(lái)記錄現(xiàn)行程序的運(yùn)行狀態(tài)和指示程序的工作方式。

10、 硬件系統(tǒng)時(shí)序?qū)哟蔚膭澐旨案鲗哟未蔚暮x

（1） 指令周期：執(zhí)行一條指令所需的時(shí)間，一般由若個(gè)個(gè)機(jī)器周期（工作周期）組成，是從取指令、分指令到執(zhí)行指令完所需的全部時(shí)間。

（2） 工作周期：完成一個(gè)階段性的任務(wù)所需時(shí)間。

（3） 時(shí)鐘周期：完成一個(gè)基本操作所需時(shí)間。

（4） 定時(shí)脈沖：?jiǎn)⑼？刂七壿嫷臅r(shí)鐘脈沖。（工作脈沖：決定一個(gè)周期的長(zhǎng)短）

11、 控制器的分類及各自的優(yōu)缺點(diǎn)

（1） 組合邏輯控制

A、 優(yōu)點(diǎn)：思路簡(jiǎn)單、可用于實(shí)現(xiàn)任一指令系統(tǒng)。

B、 缺點(diǎn)：

*控制器的核心零亂、繁瑣，設(shè)計(jì)效率低，檢查調(diào)試?yán)щy。

*不易擴(kuò)展和修改。

（2） 微程序控制

A 、優(yōu)點(diǎn)：

*用規(guī)整的存儲(chǔ)邏輯結(jié)構(gòu)代替硬連邏輯，有利于設(shè)計(jì)自動(dòng)化。 *易于修改與擴(kuò)展，靈活，通用性強(qiáng)。 *適用性作素列機(jī)的控制器。 *可靠性高，易于診斷與維護(hù)。B、缺點(diǎn)： *速度慢，效率低。 *由于增加了相關(guān)的微程序控制部件，成本較高。

12、 指令流程（MOV和運(yùn)算類雙操作數(shù)指令）

（1）MOV

編輯

3、DT ?由目的操作數(shù)的尋址方式確定DT的指令流程：若目的數(shù)在內(nèi)存中，則將目的數(shù)的地址送到MAR；若目的數(shù)在R中，則省略。

編輯

4、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可在R中(SR)或內(nèi)存中(SR);目的數(shù)可在R中(DR)或內(nèi)存中(DR)。由源數(shù)和目的數(shù)的位置可以有下列四種類型：

編輯

（2）雙操作數(shù)指令包括：ADD、SUB、OR、AND、EOR。雙操作數(shù)指令的FT和ST的流程與MOV指令完全相同。下面只描述DT及ET的指令流程。

1、DT由目的操作數(shù)的尋址方式確定DT的指令流程：若目的數(shù)在內(nèi)存中，則將目的數(shù)送到D；若目的數(shù)在R中，則省略。

編輯

2、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可在R中(SR)或內(nèi)存中(SR);目的數(shù)可在R中(DR)或內(nèi)存中(DR)。由源數(shù)和目的數(shù)的位置可以有下列四種類型。其中：Rs 表示源寄存器； Rd 表示目的寄存器。

編輯

13、 微程序控制器的基本思想

（1）機(jī)器指令由微程序解釋；微程序由微指令組成，每條微指令中可包含多個(gè)微命令；微命令控制實(shí)現(xiàn)微操作。（2）微指令以代碼(微碼)存儲(chǔ)在ROM中，該ROM稱為控制存儲(chǔ)器（CM）。

9、 I/O系統(tǒng)

1、總線的分類及接口的分類

（1）總線的分類

A、按據(jù)傳送格式分類：串行總線；并行總線

B、按時(shí)序控制方式分類：同步總線；異步總線（2）接口的分類

A、按數(shù)據(jù)傳送格式劃分并行接口：接口與系統(tǒng)總線及I/O間均以并行方式傳送數(shù)據(jù)。串行接口：接口與I/O間以串行方式，而與系統(tǒng)總線間以并行方式傳送數(shù)據(jù)。B、按時(shí)序劃分同步接口：與同步總線連接的接口，接口與系統(tǒng)總線間的數(shù)據(jù)傳送由統(tǒng)一的時(shí)序信號(hào)(由CPU或?qū)ｉT的系統(tǒng)總線時(shí)序信號(hào))控制。異步接口：與異步總線連接的接口，接口與系統(tǒng)總線間的傳送采用異步應(yīng)答的工作方式。C、按信息的傳送控制方式劃分中斷接口、DMA接口、磁盤存儲(chǔ)接口等。

***I/O接口的基本功能(1)尋址：將地址信息譯碼為I/O或接口中的寄存器的選中信號(hào)。(2)數(shù)據(jù)傳送與緩沖(速度匹配)(3)數(shù)據(jù)格式變換、電平變換等預(yù)處理(4)控制邏輯：接口對(duì)主機(jī)發(fā)送的命令字進(jìn)行解釋，并將產(chǎn)生的操作命令發(fā)送給I/O；將I/O及接口的狀態(tài)信息送回CPU。如在中斷接口中有中斷請(qǐng)求信號(hào)產(chǎn)生、中斷屏蔽、優(yōu)先排隊(duì)等部件。

2、總線的概念及分時(shí)共享的含義、總線的組成

總線（Bus）是計(jì)算機(jī)各種功能部件之間傳送信息的公共通信干線，它是由導(dǎo)線組成的傳輸線束， 按照計(jì)算機(jī)所傳輸?shù)男畔⒎N類，計(jì)算機(jī)的總線可以劃分為數(shù)據(jù)總線、地址總線和控制總線，分別用來(lái)傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號(hào)?？偩€是一種內(nèi)部結(jié)構(gòu)，它是cpu、內(nèi)存、輸入、輸出設(shè)備傳遞信息的公用通道，主機(jī)的各個(gè)部件通過總線相連接，外部設(shè)備通過相應(yīng)的接口電路再與總線相連接，從而形成了計(jì)算機(jī)硬件系統(tǒng)。在計(jì)算機(jī)系統(tǒng)中，各個(gè)部件之間傳送信息的公共通路叫總線，微型計(jì)算機(jī)是以總線結(jié)構(gòu)來(lái)連接各個(gè)功能部件的。

3、PCI總線的仲裁方式

當(dāng)多個(gè)設(shè)備競(jìng)爭(zhēng)總線時(shí)，由總線仲裁器進(jìn)行仲裁，在微機(jī)中就是南北橋芯片組。仲裁方式分集中和競(jìng)爭(zhēng)二種方式。（1）集中式仲裁：分配原則是：優(yōu)先級(jí)高的設(shè)備可以剝奪優(yōu)先級(jí)低的設(shè)備的總線使用權(quán)。當(dāng)仲裁器接收到總線請(qǐng)求時(shí)，就發(fā)出總線授權(quán)信號(hào)。設(shè)備的優(yōu)先級(jí)由設(shè)備和仲裁器的邏輯距離決定。當(dāng)設(shè)備較多時(shí)，可采用分級(jí)仲裁方式。

編輯

（2）競(jìng)爭(zhēng)式仲裁分配原則：優(yōu)先級(jí)不同的設(shè)備同時(shí)申請(qǐng)總線，則分配給高優(yōu)先級(jí)的設(shè)備；先來(lái)先占用：誰(shuí)先搶占總線，只要該設(shè)備沒有釋放總線，則其它優(yōu)先級(jí)高的設(shè)備不能強(qiáng)行占用總線。

編輯

4、中斷接口的模型及工作過程

中斷接口的模型

編輯

（1）設(shè)備選擇電路 是一個(gè)譯碼器，用于選擇接口中的某一個(gè)寄存器。（2）命令字寄存器 用于接收CPU發(fā)送的命令字，一般用于初始化接口，如數(shù)據(jù)的輸入/出方向、工作方式(R或W)等。（3）狀態(tài)字寄存器 用以記錄、反映設(shè)備與接口的運(yùn)行狀態(tài)，作為CPU執(zhí)行I/O程序的依據(jù)。（4）數(shù)據(jù)緩沖寄存器 作為主機(jī)與I/O間數(shù)據(jù)傳送的緩沖。 其容量稱為緩沖深度。若對(duì)緩沖深度要求較高，則可采用半導(dǎo)體存儲(chǔ)器作為緩沖區(qū)。 （5）其它控制邏輯 接口不同，則該邏輯不同，屬接口中不規(guī)整的部分，一般有如下部分： A、中斷請(qǐng)求IRQ的產(chǎn)生 B、與主機(jī)間的應(yīng)答邏輯 C、控制時(shí)序，包括振蕩電路、分頻電路。 D、面向設(shè)備的某些特殊邏輯。如對(duì)機(jī)電性的設(shè)備所需的電機(jī)的啟動(dòng)、停止、正轉(zhuǎn)、反轉(zhuǎn)、加速，數(shù)據(jù)格式的轉(zhuǎn)換，電平信號(hào)的轉(zhuǎn)換等 E、智能控制器。功能復(fù)雜的接口，常使用通用的微處理器、單片機(jī)或?qū)Ｓ每刂破鞯刃酒?，與半導(dǎo)體存儲(chǔ)器構(gòu)成可編程的控制器。（6）中斷控制器 現(xiàn)通常采用8259A芯片。****模型接口的抽象工作過程： （1）初始化接口與中斷控制器：CPU調(diào)用程序或系統(tǒng)初始化時(shí)完成 （2）啟動(dòng)外設(shè)：通過專門的啟動(dòng)信號(hào)或命令字，使接口狀態(tài)為B=1、D=0。 （3）設(shè)備向中斷控制器提出中斷請(qǐng)求：設(shè)備準(zhǔn)備好或完成一次操作(數(shù)據(jù)傳送)，使接口狀態(tài)為：B=0、D=1，據(jù)此形成中斷請(qǐng)求信號(hào)IRQi。 （4）中斷控制器向CPU提出中斷請(qǐng)求：IRQi送中斷控制器8259A，經(jīng)屏蔽優(yōu)先，向CPU發(fā)出公共請(qǐng)求INT，同時(shí)形成中斷類型碼。 （5）CPU響應(yīng)：CPU經(jīng)中斷判優(yōu)后向8259A發(fā)回響應(yīng)信號(hào)INTA，CPU從DB取回中斷類型碼。 （6）CPU在中斷周期IT執(zhí)行中斷隱指令操作，轉(zhuǎn)入中斷服務(wù)程序。第六章I/O設(shè)備

1、鍵盤對(duì)按鍵識(shí)別方式的分類

軟件掃描、硬件掃描

2、顯存容量的計(jì)算

顯存容量應(yīng)該能保證一幀圖像的存儲(chǔ)。下面以例說(shuō)明： 例：顯示器在字符方式下：分辨率25行×80列，顏色256種。顯示字符集有256個(gè)字符；在圖形方式下分辨率1024×1024，顏色216種 解：(1)字符方式下： 256個(gè)字符集中的每個(gè)字符需8位(1B)表示，256種顏色需8位(1B)表示，則： 基本緩存：25×80×8/8=2000B，2KB 屬性緩存：2KB×1=2KB 顯存容量至少：4KB (2)圖形方式下： 顏色216種需用16位（2B）表示 顯示屏上共有：1024×1024=220個(gè)點(diǎn) 每個(gè)點(diǎn)所屬性需2B表示 則所需的屬性顯存：220×2B=221B=2MB 顯存容量至少：2M 注意：在圖形方式下無(wú)基本顯存

三、計(jì)算題的例題

1、原碼的一位乘法

見上面復(fù)習(xí)重點(diǎn)的第四章CPU的第4點(diǎn)

2、循環(huán)校驗(yàn)碼

見上面復(fù)習(xí)重點(diǎn)的第三章存儲(chǔ)器的第4點(diǎn)

3、將內(nèi)存地址轉(zhuǎn)入高速緩存

現(xiàn)有一個(gè)cache，其容量為1kB，其頁(yè)大小為128B，若cache與內(nèi)存的地址映像方式為直接映像，且內(nèi)存編址方式為字節(jié)，現(xiàn)有一內(nèi)存單元地址為1a2b3cH，若該單元數(shù)據(jù)已調(diào)入cache，試問：該單元在cache中的地址(頁(yè)號(hào)和頁(yè)內(nèi)地址)。