賽題一：利用AI技術(shù)優(yōu)化模擬信號(hào)源

芯片自動(dòng)化測(cè)試設(shè)備（ATE）是半導(dǎo)體高端設(shè)備中的一類，其技術(shù)進(jìn)步本身基于芯片設(shè)計(jì)與制造技術(shù)的進(jìn)步，同時(shí)又存在如何使用已有芯片（有限性能）測(cè)試未來(lái)芯片（更高性能）的挑戰(zhàn)。越發(fā)復(fù)雜的測(cè)試需求對(duì)測(cè)試設(shè)備和系統(tǒng)搭建提出了更高的挑戰(zhàn)，提供超過(guò)高性能被測(cè)對(duì)象（DUT）更高性能的信號(hào)源是挑戰(zhàn)之一。在固有物理性能極限限制下，新興的的AI技術(shù)為我們提高信號(hào)源信號(hào)質(zhì)量打開(kāi)了全新的思路。我們?cè)谔剿鲗F(xiàn)有硬件系統(tǒng)搭配AI技術(shù)得以實(shí)現(xiàn)性能突破的可能。

?

要求：

1.?設(shè)計(jì)（或使用）常規(guī)正弦模擬信號(hào)源（作為待優(yōu)化基礎(chǔ)系統(tǒng)）

2.?建立理論解釋系統(tǒng)工作原理（不限方式），提取系統(tǒng)質(zhì)量關(guān)鍵指標(biāo)（不限種類，精度，可靠性，穩(wěn)定性等）

3.?使用AI算法（不限算法種類）針對(duì)系統(tǒng)一項(xiàng)（必要項(xiàng)）或多項(xiàng)（加分項(xiàng)）關(guān)鍵指標(biāo)進(jìn)行優(yōu)化，提供：

? ? ?a. 理論驗(yàn)證，請(qǐng)說(shuō)明原理或公式推導(dǎo)

? ? ?b. 優(yōu)化算法源碼或偽碼

? ? ?c. 實(shí)際系統(tǒng)優(yōu)化先后關(guān)鍵指標(biāo)對(duì)比

?

標(biāo)注:

1.?報(bào)名參賽的前三十只隊(duì)伍憑預(yù)研方案（PPT），將獲得泰瑞達(dá)提供的一套參考信號(hào)發(fā)生與采集硬件電路。預(yù)研方案中包括但不限于：

a. 描述信號(hào)源電路的設(shè)計(jì)目標(biāo)；

b. 參考文獻(xiàn)檢索；

c. 描述設(shè)計(jì)思路；

? 該硬件電路僅作為參考，參賽隊(duì)伍可以自行搭建或利用已有硬件電路實(shí)現(xiàn)功能。

2.?參賽者可自由選擇在仿真環(huán)境中完成優(yōu)化設(shè)計(jì)或利用實(shí)際系統(tǒng)硬件平臺(tái)完成優(yōu)化設(shè)計(jì)，可自由選擇采用MCU/ARM/DSP/FPGA/PC等任何系統(tǒng)實(shí)現(xiàn)。例如：利用提供的參考硬件電路中的D/A生成正弦信號(hào)，并利用A/D測(cè)量生成信號(hào)的主要指標(biāo)（SNR，THD）。

?

評(píng)分標(biāo)準(zhǔn)：

1. 基本信號(hào)系統(tǒng)描述的科學(xué)性和準(zhǔn)確性（是否有足夠理論支撐，是否考慮現(xiàn)實(shí)環(huán)境的影響因素）

2. 優(yōu)化方案的創(chuàng)新性

3. 方案的最終優(yōu)化效果（AI模型的性能指標(biāo)，優(yōu)化后信號(hào)源的指標(biāo)等）

4. 預(yù)研方案，優(yōu)化報(bào)告的質(zhì)量；

5. 源代碼或偽代碼質(zhì)量；

6. 提供硬件實(shí)測(cè)原始數(shù)據(jù)加分；

7. 如果參賽隊(duì)伍為非首次參賽，請(qǐng)?zhí)峁┡c以往方案相比的創(chuàng)新點(diǎn)與優(yōu)化效果；

輸出要求：

1. 設(shè)計(jì)說(shuō)明文檔

? ? ?a. 硬件電路描述，原理圖，版圖（可選）；

? ? ?b. AI模型描述，實(shí)現(xiàn)源代碼或偽代碼；

? ? ?c. 優(yōu)化原理與算法；

? ? ?d. 優(yōu)化結(jié)果；

2. 實(shí)測(cè)原始數(shù)據(jù)datalog（優(yōu)化前，優(yōu)化后）或仿真數(shù)據(jù)；

3. 系統(tǒng)演示視頻。

?

附錄： 參考硬件電路

https://www.waveshare.net/shop/High-Precision-AD-DA-Board.htm

AD: ADS1256, 24-bit 8 Channel, data rate up to 30ksps (Teradyne ADC team developed the test solution for this device on FLEX platform:>)

DA: DAC8552, 16-bit 2 Channel, settling time 10us

賽題二：程序語(yǔ)言-UML時(shí)序智能生成器

在集成電路行業(yè)，隨著芯片設(shè)計(jì)和制造技術(shù)的進(jìn)步，程序規(guī)模日益增大，越來(lái)越多的項(xiàng)目采用高速迭代的敏捷開(kāi)發(fā)模式，由此為開(kāi)發(fā)及測(cè)試人員帶來(lái)項(xiàng)目周期短，復(fù)雜度高的挑戰(zhàn)。如果設(shè)計(jì)一個(gè)智能分析器，以自動(dòng)化分析程序的邏輯及執(zhí)行流程，并生成UML的時(shí)序圖，以圖形的方式直觀表現(xiàn)出程序架構(gòu)，就可以有效地提高代碼分析的效率，縮短項(xiàng)目迭代周期。

?

要求：

1.?參賽者可自行決定要使用的開(kāi)發(fā)語(yǔ)言；

2.?參賽者可選擇任意一種程序語(yǔ)言作為分析對(duì)象，推薦使用C++,C#, Java, Python, Javascript或者 VB等常見(jiàn)編程語(yǔ)言；

3.?完成分析對(duì)象語(yǔ)言的詞法語(yǔ)法分析，并最終生成UML時(shí)序圖；

4.?可使用開(kāi)源的第三方庫(kù)，但更鼓勵(lì)參賽者自行完成詞法語(yǔ)法分析器以及時(shí)序圖生成器。

?

評(píng)分標(biāo)準(zhǔn)

1. 根據(jù)分析工具支持的程序復(fù)雜度:

? ? ?a. 一份文件，程序中只有函數(shù)，表達(dá)式，沒(méi)有流程控制語(yǔ)句和全局對(duì)象的定義。

? ? ?b. 一份文件，程序中有if? else和 loop 等流程控制語(yǔ)句，并且有嵌套調(diào)用。

? ? ?c. 多份文件，并在b的基礎(chǔ)上增加全局變量類定義和不同文件間的類定義調(diào)用（可約束文件名和類名需一致，一個(gè)文件中至少包含一個(gè)類）。協(xié)同輸出的成果物質(zhì)量；

2. 設(shè)計(jì)文檔的完整性及可讀性；

3. 源代碼的可讀性；

4. 使用自主研發(fā)的語(yǔ)法分析器加分

5. 使用自主研發(fā)時(shí)序圖生成器加分

6. 可支持多語(yǔ)言環(huán)境加分；

7. 如果參賽隊(duì)伍為非首次參賽，請(qǐng)?zhí)峁┡c以往方案相比的創(chuàng)新點(diǎn)與優(yōu)化效果。

?

輸出要求：

1. 設(shè)計(jì)文檔（設(shè)計(jì)文檔中標(biāo)明所選難度）；

2. 源代碼；

3. 測(cè)試報(bào)告；

4. 工具要分析的原始代碼（輸入件）；

5. UML時(shí)序圖。

?

獎(jiǎng)項(xiàng)設(shè)置:

一等獎(jiǎng)（一支隊(duì)伍） 獎(jiǎng)金10,000元人民幣

二等獎(jiǎng)（三支隊(duì)伍） 每支獎(jiǎng)金5,000元人民幣

泰瑞達(dá)公司為獲獎(jiǎng)選手提供豐富多彩的實(shí)習(xí)機(jī)會(huì)，對(duì)獲獎(jiǎng)畢業(yè)生開(kāi)放各種研發(fā)類職位，并有優(yōu)先錄用機(jī)會(huì)。

?

賽題專項(xiàng)答疑:

?Email地址：contest.china@teradyne.com

?

企業(yè)命題答疑請(qǐng)注明：

華為杯、參賽題目編號(hào)、參賽隊(duì)伍信息（學(xué)校，隊(duì)伍編號(hào)）、聯(lián)系方式?（姓名，email地址，聯(lián)系電話等）、問(wèn)題描述

申請(qǐng)賽題一的參考硬件電路板請(qǐng)注明：

請(qǐng)?jiān)卩]件中標(biāo)注郵寄信息包括：學(xué)校名稱，參賽隊(duì)長(zhǎng)姓名、聯(lián)系電話、配送地址

?

泰瑞達(dá)企業(yè)介紹

泰瑞達(dá)從構(gòu)思到最終產(chǎn)品全程提供測(cè)試和自動(dòng)化服務(wù)，助力打造全球最具創(chuàng)新性的產(chǎn)品，其擁有前沿的測(cè)試設(shè)備，可確保新產(chǎn)品自始至終都能正常工作。泰瑞達(dá)可幫助制造商快速、高效、經(jīng)濟(jì)地開(kāi)發(fā)和交付新產(chǎn)品，其解決方案覆蓋整個(gè)開(kāi)發(fā)過(guò)程，包括從產(chǎn)品概念到產(chǎn)品運(yùn)輸?shù)母鱾€(gè)環(huán)節(jié)。無(wú)論是測(cè)試最新技術(shù)、降低成本、縮短上市時(shí)間，抑或是需要涵蓋以上所有需求，泰瑞達(dá)的自動(dòng)化解決方案都不失為理想之選。

了解更多企業(yè)信息請(qǐng)前往泰瑞達(dá)官網(wǎng)：

https://teradyne.cn/

中國(guó)研究生創(chuàng)"芯"大賽簡(jiǎn)介

中國(guó)研究生創(chuàng)“芯”大賽由教育部學(xué)位管理與研究生教育司指導(dǎo)，中國(guó)學(xué)位與研究生教育學(xué)會(huì)、中國(guó)科協(xié)青少年科技中心主辦，清華海峽研究院作為秘書處。賽事作為中國(guó)研究生創(chuàng)新實(shí)踐系列賽事之一，服務(wù)于國(guó)家集成電路產(chǎn)業(yè)發(fā)展戰(zhàn)略，旨在切實(shí)提高研究生的創(chuàng)新能力和實(shí)踐能力，促進(jìn)集成電路領(lǐng)域優(yōu)秀人才的培養(yǎng)，至今已成功舉辦四屆。第五屆大賽參賽作品共有集成電路設(shè)計(jì)、半導(dǎo)體器件與工藝、EDA算法與工具設(shè)計(jì)三大方向，另外還設(shè)有十余家企業(yè)命題并設(shè)立專項(xiàng)獎(jiǎng)。大賽作為集成電路領(lǐng)域的專業(yè)賽事，匯聚了全國(guó)頂尖高校師生團(tuán)隊(duì)以及學(xué)業(yè)界各方資深嘉賓、評(píng)委，為參賽隊(duì)員們提供了一個(gè)絕佳的實(shí)踐機(jī)會(huì)與能力交流平臺(tái)，獲獎(jiǎng)隊(duì)伍除了豐厚獎(jiǎng)品外，更有MPW流片支持與企業(yè)人才應(yīng)聘機(jī)會(huì)！?

承辦單位簡(jiǎn)介

浙江大學(xué)杭州國(guó)際科創(chuàng)中心坐落于美麗的錢塘江畔，分成建設(shè)區(qū)塊和啟動(dòng)區(qū)塊進(jìn)行建設(shè)。

建設(shè)區(qū)塊位于杭州市蕭山科技城板塊，項(xiàng)目西接亞運(yùn)村，東連蕭山機(jī)場(chǎng)，整體規(guī)劃1200畝（含配套用地200畝），分三期建設(shè)。其中，一期項(xiàng)目亞運(yùn)會(huì)之前完工，規(guī)劃布局1個(gè)微納設(shè)計(jì)與制造公共技術(shù)平臺(tái)和若干個(gè)領(lǐng)域型產(chǎn)業(yè)創(chuàng)新平臺(tái)，新建微納超凈間實(shí)驗(yàn)室、超算中心、公共實(shí)驗(yàn)平臺(tái)、學(xué)科研究平臺(tái)、產(chǎn)業(yè)孵化中心等教學(xué)科研設(shè)施。

?

啟動(dòng)區(qū)塊總面積10萬(wàn)平方米，規(guī)劃建設(shè)卓越中心、研發(fā)中心、孵化中心、產(chǎn)業(yè)中心四大中心，謀劃建設(shè)三個(gè)研究院（先進(jìn)半導(dǎo)體研究院、生物與分子智造研究院、未來(lái)科學(xué)研究院）、若干創(chuàng)新工坊，同步搬遷建設(shè)浙江大學(xué)微納電子學(xué)院、網(wǎng)絡(luò)空間安全學(xué)院。?

目前，微納電子學(xué)院已聘請(qǐng)國(guó)內(nèi)著名集成電路專家、中國(guó)工程院院士吳漢明擔(dān)任學(xué)院院長(zhǎng)，并于2020年9月迎來(lái)第一批師生入駐。園區(qū)配套有食堂、公寓、健身房等各類設(shè)施，為高水平科學(xué)研究、高質(zhì)量成果轉(zhuǎn)化提供重要支撐。