鏈接：https://pan.baidu.com/s/1FeoN5qy2eGXZv39C1Merxg?pwd=gisc?

提取碼：gisc

　介紹了高速模數(shù)轉(zhuǎn)換器設(shè)計所需要的關(guān)鍵電路功能模塊的設(shè)計技術(shù)

內(nèi)容簡介

　　本書從設(shè)計實踐的角度出發(fā)，介紹了高速電路設(shè)計的工作中需要掌握的各項技術(shù)及技能，并結(jié)合工作中的具體案例，強(qiáng)化了設(shè)計中的各項要點。在本書的編寫過程中，作者避免了純理論的講述，而是結(jié)合設(shè)計實例敘述經(jīng)驗，將復(fù)雜的高速電路設(shè)計，用通俗易懂的語言陳述給讀者。

作者簡介

　　王劍宇，工程師，長期在業(yè)界著名公司從事一線的高速電路設(shè)計開發(fā)工作，積累了大量的設(shè)計經(jīng)驗。作者從實踐中精選出六十多個經(jīng)典案例，總結(jié)出兩百多項設(shè)計要點，精心編著成本書。

目錄

第1章 概述 1
1．1 低速設(shè)計和高速設(shè)計的例子 1
【案例1-1】 簡化的存儲電路模塊 1
1．1．1 低速設(shè)計 1
1．1．2 高速設(shè)計 2
1．2 如何區(qū)分高速和低速 3
1．3 硬件設(shè)計流程 5
1．3．1 需求分析 6
1．3．2 概要設(shè)計 7
1．3．3 詳細(xì)設(shè)計 7
1．3．4 調(diào)試 9
1．3．5 測試 9
1．3．6 轉(zhuǎn)產(chǎn) 10
1．4 原理圖設(shè)計 11
第2章 高速電路中的電阻、電容、電感和磁珠的選型及應(yīng)用 13
2．1 電阻的應(yīng)用 13
2．1．1 與電阻相關(guān)的經(jīng)典案例 13
【案例2-1】 串聯(lián)電阻過大，導(dǎo)致板間告警失敗 13
【案例2-2】 電阻額定功率不夠造成的單板潛在缺陷 14
【案例2-3】 電阻在時序設(shè)計中的妙用 15
2．1．2 電阻應(yīng)用要點 16
2．2 電容的選型及應(yīng)用 17
2．2．1 與電容相關(guān)的經(jīng)典案例 17
【案例2-4】 電容失效導(dǎo)致低溫下硬盤停止工作 17
【案例2-5】 多次帶電插拔子板導(dǎo)致母板上鉭電容損壞 18
【案例2-6】 高速電路中電容應(yīng)用問題導(dǎo)致CPU工作不穩(wěn)定 18
2．2．2 高速電路設(shè)計中電容的作用及分析 19
【案例2-7】 交流耦合電容選擇不當(dāng)引起數(shù)據(jù)幀出錯 20
【案例2-8】 利用0612封裝的電容增強(qiáng)濾波性能 21
【案例2-9】 LDO電源應(yīng)用中的濾波電容ESR問題 22
【案例2-10】 高頻電路中1?F +0．01?F是否能展寬低阻抗頻帶 24
2．2．3 高速電路設(shè)計常用電容及其應(yīng)用要點 26
【案例2-11】 陶瓷電容選型錯誤導(dǎo)致單板丟數(shù)據(jù)包 27
【案例2-12】 根據(jù)電路要求進(jìn)行鉭電容選型 29
2．2．4 去耦電容和旁路電容 31
2．3 電感的選型及應(yīng)用 32
2．3．1 與電感相關(guān)的經(jīng)典案例 32
【案例2-13】 LC低通濾波導(dǎo)致輸出電源電壓紋波偏大 32
【案例2-14】 大電流通路PI型濾波造成電壓衰減 33
2．3．2 高速電路設(shè)計中電感的作用 35
2．3．3 高速電路設(shè)計常用電感及其應(yīng)用要點 36
2．4 磁珠的選型及應(yīng)用 39
2．4．1 磁珠的濾波機(jī)理 39
2．4．2 高速電路設(shè)計中磁珠的選型及其應(yīng)用要點 40
【案例2-15】 誤用磁珠造成過流保護(hù)電路失效 41
2．4．3 磁珠和電感的比較 42
第3章 高速電路中的邏輯器件選型及高速邏輯電平應(yīng)用 44
3．1 與邏輯器件相關(guān)的經(jīng)典案例 44
【案例3-1】 邏輯器件輸入端上拉太弱造成帶電插拔監(jiān)測功能失效 44
3．2 邏輯器件應(yīng)用要點 47
3．2．1 邏輯器件概要 47
【案例3-2】 邏輯器件驅(qū)動能力過強(qiáng)造成信號振鈴 51
【案例3-3】 同一型號邏輯器件的差異性造成PHY配置錯誤 51
3．2．2 邏輯器件參數(shù)介紹 52
3．2．3 邏輯器件功耗計算 60
3．2．4 邏輯器件熱插拔功能介紹 62
3．2．5 邏輯器件使用中注意事項的總結(jié) 68
3．3 高速邏輯電平應(yīng)用 68
3．3．1 高速邏輯電平概述 68
【案例3-4】 差分對走線附近信號分布不均衡造成電磁輻射 70
3．3．2 LVDS邏輯電平介紹及其應(yīng)用要點 71
【案例3-5】 空閑輸入引腳處理有誤導(dǎo)致FPGA檢測到錯誤輸入 73
3．3．3 LVPECL邏輯電平介紹及其應(yīng)用要點 75
3．3．4 CML邏輯電平介紹及其應(yīng)用要點 77
3．3．5 高速邏輯電平的比較 78
3．3．6 高速邏輯電平的互連及其應(yīng)用要點 78
第4章 高速電路中的電源設(shè)計 87
4．1 與電源相關(guān)的經(jīng)典案例 87
【案例4-1】 LDO輸出電源電平低于設(shè)置值 87
【案例4-2】 電源芯片欠壓保護(hù)電路導(dǎo)致上電時序不滿足設(shè)計的要求 88
【案例4-3】 多電源模塊并聯(lián)工作時的均壓措施 89
4．2 高速電路設(shè)計的電源架構(gòu) 90
4．2．1 集中式電源架構(gòu) 90
4．2．2 分布式電源架構(gòu) 90
4．3 高速電路電源分類及其應(yīng)用要點 91
4．3．1 LDO電源介紹及其應(yīng)用要點 92
【案例4-4】 計算LDO工作時的結(jié)溫 95
【案例4-5】 SENSE功能導(dǎo)致電源芯片輸出電壓不穩(wěn)定 97
4．3．2 DC/DC電源介紹及其應(yīng)用要點 100
【案例4-6】 計算柵極電流 105
【案例4-7】 MOSFET同時導(dǎo)通導(dǎo)致MOSFET損壞 108
【案例4-8】 ?48V緩啟電路中MOSFET燒壞 111
【案例4-9】 基于ADM1066對多路電源實現(xiàn)監(jiān)控 114
【案例4-10】 基于LTC1422實現(xiàn)上電速度的控制 115
【案例4-11】 基于電源芯片實現(xiàn)上電速度的控制 115
【案例4-12】 基于RC阻容電路實現(xiàn)延時功能 116
【案例4-13】 上電電流過大引起電感嘯叫 116
【案例4-14】 輸入電源上電過緩造成輸出電源上電波形不單調(diào) 117
4．3．3 電源管理 124
4．3．4 保險管的選型及應(yīng)用 124
【案例4-15】 熱插拔單板的保險管選型 126
第5章 高速電路中的時序設(shè)計 127
5．1 時序設(shè)計概述 127
5．2 時序參數(shù)介紹 127
5．3 源同步系統(tǒng)時序設(shè)計 129
5．3．1 源同步系統(tǒng)時序設(shè)計原理 129
5．3．2 源同步系統(tǒng)時序設(shè)計范例一 131
5．3．3 源同步系統(tǒng)時序設(shè)計范例二 134
5．4 共同時鐘系統(tǒng)時序設(shè)計 136
5．5 源同步系統(tǒng)與共同時鐘系統(tǒng)的比較 137
第6章 高速電路中的復(fù)位、時鐘設(shè)計 139
6．1 復(fù)位電路設(shè)計 139
6．1．1 與復(fù)位電路相關(guān)的經(jīng)典案例 139
【案例6-1】 主控板無法通過PCI-X總線查詢到接口板 139
6．1．2 復(fù)位設(shè)計介紹及其應(yīng)用要點 141
【案例6-2】 存儲模塊讀取的錯誤 141
6．1．3 專用復(fù)位芯片的使用 142
6．2 時鐘電路設(shè)計 145
6．2．1 與時鐘電路相關(guān)的經(jīng)典案例 145
【案例6-3】 系統(tǒng)時鐘偏快的問題 145
【案例6-4】 PHY寄存器無法讀取的問題 147
【案例6-5】 高溫流量測試丟包問題 148
6．2．2 晶體、晶振介紹及其應(yīng)用要點 150
【案例6-6】 利用首個時鐘沿啟動組合邏輯導(dǎo)致CPU工作不穩(wěn)定 153
6．2．3 鎖相環(huán)及其應(yīng)用 157
【案例6-7】 兩級鎖相環(huán)的應(yīng)用導(dǎo)致MPC8280的PCI時鐘失鎖 162
6．2．4 時鐘抖動與相位噪聲 164
第7章 高速電路中的存儲器應(yīng)用與設(shè)計 172
7．1 與存儲器相關(guān)的經(jīng)典案例 172
【案例7-1】 時序裕量不足導(dǎo)致存儲器測試出錯 172
7．2 常用存儲器介紹及其應(yīng)用要點 174
7．2．1 存儲器概述 174
7．2．2 SDRAM介紹及其應(yīng)用要點 176
7．2．3 DDR SDRAM介紹及其應(yīng)用要點 188
【案例7-2】 DLL缺陷造成DDR SDRAM時序出錯 192
【案例7-3】 VREF不穩(wěn)定造成存儲器讀寫操作出錯 198
7．2．4 DDR2 SDRAM介紹及其應(yīng)用要點 203
【案例7-4】 CPU存儲系統(tǒng)不識別8位內(nèi)存條的問題 211
7．2．5 SRAM介紹及其應(yīng)用要點 212
【案例7-5】 片選處理不當(dāng)導(dǎo)致SRAM數(shù)據(jù)丟失 214
7．2．6 FLASH與EEPROM介紹 227
【案例7-6】 熱插拔導(dǎo)致單板FLASH損壞 227
【案例7-7】 讀取百兆光模塊信息出錯 231
第8章 高速電路中的PCB及其完整性設(shè)計 232
8．1 與PCB及完整性設(shè)計相關(guān)的經(jīng)典案例 232
【案例8-1】 回流路徑缺陷對高速信號質(zhì)量的影響 232
8．2 PCB層疊結(jié)構(gòu)與阻抗計算 234
8．2．1 Core和PP 234
8．2．2 PCB的層疊結(jié)構(gòu)和阻抗設(shè)計 234
8．3 高速電路PCB設(shè)計要點 241
8．3．1 PCB設(shè)計與信號完整性 241
【案例8-2】 傳輸線的判斷 241
【案例8-3】 反射的計算 242
【案例8-4】 DDR SDRAM設(shè)計時，終端電阻RTT布放位置的選擇 244
【案例8-5】 大驅(qū)動電流信號對高速數(shù)據(jù)信號的串?dāng)_ 250
【案例8-6】 高速接口器件批次更換造成輻射超標(biāo) 252
【案例8-7】 TCK信號出現(xiàn)回溝導(dǎo)致無法通過JTAG接口對CPLD進(jìn)行加載 256
8．3．2 PCB設(shè)計與電源完整性 257
8．3．3 PCB設(shè)計中的EMC 260
【案例8-8】 網(wǎng)口指示燈信號線引發(fā)的輻射問題 264
【案例8-9】 接口芯片與時鐘驅(qū)動器共用電源，導(dǎo)致輻射超標(biāo) 266
8．3．4 PCB設(shè)計中的ESD防護(hù) 267
【案例8-10】 TVS管布放位置不合理導(dǎo)致靜電放電測試失敗 268
【案例8-11】 GND和HV_GND混用導(dǎo)致電源控制電路失效 270
8．3．5 PCB設(shè)計與結(jié)構(gòu)、易用性 272
【案例8-12】 網(wǎng)口指示燈排列順序出錯 273
【案例8-13】 網(wǎng)口連接器堆疊方式與易插拔特性 273
8．3．6 PCB設(shè)計與散熱 274
8．3．7 PCB設(shè)計與可測試性 275
參考文獻(xiàn) 279

查看全部↓

前言/序言

　　在萬兆位以太網(wǎng)、數(shù)據(jù)中心、高性能傳輸網(wǎng)絡(luò)等技術(shù)的推動下，電路的設(shè)計趨于高 速化。
　　目前市場上與高速電路設(shè)計相關(guān)的書籍很多，但是很難找到由第一線工程師編寫的、立足于實踐，以討論高速設(shè)計為題材，結(jié)合實際工作中的案例，并加以輔助分析的書籍。本書作者長期在業(yè)界著名公司從事第一線的高速電路設(shè)計開發(fā)工作，積累了大量的設(shè)計經(jīng)驗，從實踐中精選出六十多個經(jīng)典案例，總結(jié)出兩百多項設(shè)計要點，精心編著成本書，希望通過本書，對業(yè)界朋友有所幫助。
　　本書最大的特色是完全根源于設(shè)計實踐，基本不對復(fù)雜理論和公式進(jìn)行討論，從實際工作的需要出發(fā)，將設(shè)計中所需要考慮的要點配合案例，翔實地展現(xiàn)在讀者面前。
　　從參考文獻(xiàn)列表可知，本書參考的絕大多數(shù)文獻(xiàn)均來自器件資料，而電子設(shè)計工程師在選型和設(shè)計的過程中，面對最多的同樣也是器件資料。在本書中，作者對設(shè)計要點的探討，均圍繞實際工作中常用的器件而展開，以便于增強(qiáng)“實踐性”，避免給讀者造成云里霧里的感覺。
　　對于高速電路的初學(xué)者而言，即使擁有很好的理論知識，但在實際項目面前，卻往往感覺無從入手。以最簡單的電容為例，在實際設(shè)計中，設(shè)計者們都知道容值的選擇很重要，但往往容易忽略同樣重要的因素，如工作溫度、工作電壓、封裝形式，以及電容類型和成本，等等。小小的電容，最后可能是大問題的罪魁禍?zhǔn)?，比如作者曾?jīng)遇到電路上某高速芯片工作不穩(wěn)定，大量調(diào)試后發(fā)現(xiàn)芯片電源紋波較大，而紋波大的原因是給芯片供電的電源的去耦電容類型不對，將該電容的類型從Y5V替換為X7R，問題就解決了。所以，對于缺乏經(jīng)驗的入門者，在設(shè)計階段因不知道應(yīng)考慮哪些因素或不能全面考慮各個因素而使設(shè)計存在大量潛在的缺陷，在調(diào)試階段又因不知道故障的本質(zhì)原因而無從入手。設(shè)計的質(zhì)量當(dāng)然無法得到保證。
　　在高速電路設(shè)計領(lǐng)域，真正的高手能在電路設(shè)計中做到一版成功，減少失誤，節(jié)省研發(fā)費(fèi)用。那么高手們是如何鍛煉而成的呢？一方面需要自己的勤奮實踐，另一方面更需要有“秘籍”。希望本書能成為高手們手中的一本秘籍。
　　全書分8章。
　　第1章從設(shè)計實例出發(fā)，討論了高速電路與低速電路的區(qū)別，高速電路設(shè)計中需要著重考慮的要點，并簡單介紹了硬件開發(fā)的流程以及原理圖設(shè)計的要點。
　　第2章介紹了在高速電路設(shè)計中電阻、電容、電感、磁珠等器件的應(yīng)用。
　　第3章介紹了邏輯器件的選型，并詳細(xì)討論了對LVDS、LVPECL、CML等高速電平的應(yīng)用。
　　第4章介紹了電源設(shè)計的要點，結(jié)合實例，討論了對LDO、DC/DC電源電路的應(yīng)用，這一章還簡單介紹了電源架構(gòu)、電源管理、保險管選型等方面的內(nèi)容。
　　第5章介紹了高速電路設(shè)計中時序的分析和設(shè)計方法。
　　第6章介紹了復(fù)位電路與時鐘電路的應(yīng)用及設(shè)計方法。
　　第7章對高速電路設(shè)計中常用的SDRAM、DDR SDRAM、DDR2 SDRAM、ZBT SRAM、QDRII SRAM、Flash、EEPROM等存儲器件的應(yīng)用做了詳細(xì)的介紹。
　　第8章介紹了PCB設(shè)計中層疊結(jié)構(gòu)與阻抗的計算、信號完整性、電源完整性、EMC、防護(hù)、結(jié)構(gòu)與易用性、散熱、可測試性等方面的內(nèi)容。
　　全書主體內(nèi)容由王劍宇編寫。在本書的編寫過程中，查閱了大量的英文資料（參見參考文獻(xiàn)列表），由蘇穎負(fù)責(zé)對這些資料進(jìn)行整理和翻譯，同時，蘇穎還負(fù)責(zé)對全書文字和插圖的編輯。全書由王劍宇統(tǒng)稿。
　　高速電路設(shè)計是一個不斷發(fā)展的領(lǐng)域，作者也在不斷學(xué)習(xí)的過程中，因此必然有不少新技術(shù)無法反映在本書中，同時，由于作者技術(shù)水平和實踐能力有限，書中錯誤之處難免，敬請讀者批評指正。
　　本書從構(gòu)思到編寫完成，歷時一年有余，融合的卻是作者多年工作的教訓(xùn)、心得和體會。真誠地希望得到來自讀者的寶貴意見和建議。
　　在本書的編寫過程中，參考了大量的中外文資料，同時，在作者技術(shù)領(lǐng)域的成長過程中，得到了眾多同事、朋友的大力幫助，在此，向這些資料的作者以及同事、朋友們表示真誠的感謝。由于日常工作繁忙，本書的編寫只能利用業(yè)余時間完成，在生活上，父母給予了理解和大力支持，特此向他們表示衷心的謝意。
　　王劍宇，蘇穎

查看全部↓