最美情侣中文字幕电影,在线麻豆精品传媒,在线网站高清黄,久久黄色视频

歡迎光臨散文網(wǎng) 會員登陸 & 注冊

Verilog測試文件編寫大全之時鐘

2023-05-31 20:05 作者:行中悟_悟中行  | 我要投稿

一、前言

????完成工程設(shè)計之后,通常需要編寫對應(yīng)的測試文件對設(shè)計進行功能仿真驗證。因為測試文件中對外是只有輸入輸出端口,并無信號,而測試文件就是通過編寫輸入信號的形式,連接到設(shè)計文件對應(yīng)的輸入端口,通過輸出端口來確認邏輯是否正確。時鐘又是最最基礎(chǔ)的信號,無時鐘信號類似手機不聯(lián)網(wǎng)。本節(jié)將結(jié)合實際modelsim來講解測試文件中時鐘的寫法。

二、時鐘信號

????從信號特點看,可分為占空比為50%和非50%,實現(xiàn)語句可分為always語句和forever語句

????2.1 設(shè)計源文件

為方便查看時鐘信號,功能很簡單,輸出信號等于輸入信號

????2.2?測試文件

測試代碼

????2.3 仿真結(jié)果

四種時鐘信號如下圖,占空比和周期符合設(shè)計

????2.4?參考資料

Vivado軟件language templates

Verilog測試文件編寫大全之時鐘的評論 (共 條)

分享到微博請遵守國家法律
南丹县| 信阳市| 汾西县| 新乡县| 柳河县| 玉屏| 平武县| 安新县| 无棣县| 新巴尔虎左旗| 诏安县| 格尔木市| 罗甸县| 曲周县| 涿鹿县| 阜阳市| 贡山| 安义县| 新津县| 库车县| 喀喇| 清河县| 芷江| 凤冈县| 凌源市| 元朗区| 柞水县| 望城县| 上栗县| 许昌市| 江达县| 达日县| 上林县| 乌拉特中旗| 开原市| 疏勒县| 贺州市| 浮梁县| 文水县| 隆回县| 黄骅市|