書籍：《炬豐科技-半導體工藝》

文章：微電子定義

編號：JFKJ-21-091

作者：炬豐科技

摘要 ?

隨著電路元件特征尺寸的逐漸減小，對構成集成電路的各種薄膜層的整體表面平面化的需求大大增加。?全球平面化，作為滿足行業(yè)需求的主要解決方案之一，需要遵循最有效的拋光程序。?化學機械拋光是當今半導體工業(yè)所選擇的平面化方法。?CMP是一種用于玻璃拋光的古老工藝，在80年代被IBM作為一種用于SiO2拋光的微電子制造工藝首次采用。?為了在小型化設備尺寸上實現(xiàn)有效的平面化，需要更好地理解在流體漿狀介質存在的情況下，襯墊和晶片界面上發(fā)生的物理、化學和摩擦-機械現(xiàn)象的復雜相互作用。?盡管CMP的研究突飛猛進，但CMP過程中仍存在一些初期問題，如分層、微劃痕、盤狀、侵蝕、腐蝕、CMP后清潔效率低下等;?這方面的研究仍在發(fā)展中。?對CMP的基本理解對于描述、優(yōu)化和建模過程是非常必要的。?CMP技術將對全球1350億美元半導體市場的30%產生積極影響。?本文綜述了CMP工藝的概況，拋光的科學原理和機理，以及不同的金屬和介質CMP工藝。?討論了耗材對CMP工藝的影響、CMP后清洗、不同CMP工藝的建模以及未來的發(fā)展趨勢。

1.?介紹 ?

?

1．1.?廣義半導體制造工藝模塊 ?

?

不斷增加的電路密度、功能和多功能性的競爭對手和客戶驅動的需求導致了芯片生產線的“前端”的進化和革命性的進步，電路元件就是文章全部詳情：壹叁叁伍捌零陸肆叁叁叁在這里制造的。?以及“后端”，這些元件被適當?shù)剡B接到集成電路(IC)中。?芯片互連，或“互連”，作為本地和全球布線，連接電路元件和分配電源。?為了整合和適應諸如縮小功能尺寸、提高設備速度和更復雜的設計等改進，對“后端生產線”過程進行了研究 ，采用BEOL技術制備的結構的截面掃描電子顯微圖:BEOL結構的0.5 mm CMOS邏輯器件和堆疊接觸和vi ?隨著“前沿線”工藝的發(fā)展，降低柵氧化層厚度和溝道長度的重要性也越來越大。?圖1(a和b)顯示了使用BEOL工藝制作的多級互連結構。?

?

?

1.2增加器件密度???????略

?

1.3縮放和時延???????略

???

1.4需要整平??????略

?

2.化學機械拋光工藝???略

3.化學機械拋光過程耗材??????略