人工智能和深度學(xué)習(xí)時代推動了數(shù)據(jù)中心，云計算和邊緣計算市場的蓬勃發(fā)展。這些領(lǐng)域也成為現(xiàn)場可編程門陣列（FPGA）解決方案的巨大市場，尤其是在邊緣計算領(lǐng)域（見圖1）。

電感飽和的原因

作為FPGA領(lǐng)域的領(lǐng)導(dǎo)者，?賽靈思推出的各種平臺設(shè)計解決方案可用于多種應(yīng)用，尤其適用于無線通信與人工智能領(lǐng)域（見圖2）。隨著高性能FPGA的電源設(shè)計要求變得越來越復(fù)雜，電源工程師開始面臨更多的挑戰(zhàn)。功率需求大幅增加，尤其是對核心軌。更高功率密度、更高效率和更快的瞬態(tài)解決方案成為FPGA性能最大化的關(guān)鍵要素。

與分立式解決方案相比，MPS電源模塊具有更高的工作效率并可以最大程度地減小占板面積。MPS電源模塊將穩(wěn)壓器、電感和無源組件直接安裝在引線框架上（參見圖3）。這種布局減少了電路寄生現(xiàn)象，實(shí)現(xiàn)了散熱效率更高的PCB連接，同時還實(shí)現(xiàn)了快速開關(guān)頻率和瞬態(tài)響應(yīng)。這使得MPS模塊非常適合要求高功率密度、高性能、低紋波和高效率的FPGA應(yīng)用。MPS擁有業(yè)界廣泛的電源模塊產(chǎn)品組合，涵蓋100多個器件，而且還在不斷增加。

現(xiàn)在來看賽靈思的Zynq UltraScale + RFSoC電源架構(gòu)。RFSoC IC需要超過30個電壓軌（見圖4）?？删幊踢壿嫞≒L）域中的電壓軌用于RFSoC，而處理系統(tǒng)（PS）域中的電壓軌用于內(nèi)置的Arm Cortex內(nèi)核。通過合并電壓軌并減少使用的設(shè)備數(shù)量，可以將電壓軌數(shù)量降至最低。采用MPS電源模塊可以最大程度地減小PCB占板面積，并簡化電源設(shè)計。

繼續(xù)閱讀 >>>請復(fù)制下方鏈接進(jìn)入MPS官網(wǎng)查看：

https://www.monolithicpower.cn/202303_6