背景介紹

當(dāng)摩爾定律越來越難以實(shí)現(xiàn)，為了滿足日益見長(zhǎng)的高性能，低功耗，和低成本的需求，IC行業(yè)把目光轉(zhuǎn)向了基于芯片堆疊的3D集成和封裝技術(shù)。

2.5D或3D封裝技術(shù)利用了有機(jī)基板或者硅中介層，硅橋和硅過孔（TSV）來進(jìn)行Die之間和Die與封裝外圍的信號(hào)傳遞。

• 3D-DFT

傳統(tǒng)的2D-DFT結(jié)構(gòu)，例如scan chain，壓縮解壓縮邏輯，IEEE 1500 wrapper，BIST等2D-DFT結(jié)構(gòu)只能提供單個(gè)Die的測(cè)試，無法提供對(duì)堆疊芯片的測(cè)試。因此我們需要新的3D-DFT 測(cè)試方式去測(cè)試堆疊芯片。

當(dāng)Z軸上的堆疊處于半完成或者完全完成時(shí)，我們需要一種新的3D-DFT 結(jié)構(gòu)通過封裝外部I/O 去訪問和測(cè)試Die之間的互連。3D-DFT 構(gòu)架同時(shí)還需要滿足modular test，即Die的測(cè)試和堆疊芯片間的測(cè)試可以分別開發(fā)和執(zhí)行。

一些公司曾經(jīng)提出了建立在IEEE 1149.1, 1500 和1687的ad-hoc 3D-DFT結(jié)構(gòu)，但是它們都有各自的優(yōu)缺點(diǎn)，無法作為行業(yè)標(biāo)準(zhǔn)。于是IEEE 1838提出了一種新的3D-DFT 標(biāo)準(zhǔn)用來測(cè)試堆疊芯片。

1838 stack model

上圖展示了邏輯相同的三種物理堆疊方式，每個(gè)堆疊都有三個(gè)Die，其中Die 1和外部I/O直接連接，Die 2和Die 3分別與Die 1和Die 2相連。對(duì)于每個(gè)Die， IEEE 1838定義了一個(gè)primary interface和secondary interface。對(duì)于Die 1來說，primary interface是與外部I/O相連的接口，secondary interface是與下一級(jí)Die相連的接口；對(duì)于其他Die來說，primary interface是與上一級(jí)Die連接的接口，secondary interface是與下一級(jí)Die連接的接口。

IEEE 1838 組件

對(duì)于primary interface， IEEE 1838 定義了由TCK, TDI, TDO, TMS, 和TRSTN 組成的Serial Primary Test Access Port （PTAP） 和 PTAP controller。PTAP controller是基于IEEE 1149.1的controller，增添了一些新的指令和寄存器。

對(duì)于secondary interface， IEEE 1838定義由 TCK_Sn, TDI_Sn, TDO_Sn, TMS_Sn 和TRSTN_Sn 組成的secondary test access ports(STAP)和STAP的控制邏輯。一個(gè)secondary interface上可以有一個(gè)或者n個(gè)STAP, n為與當(dāng)前Die相連接的下一級(jí)Die的數(shù)量，并且STAP之間是串聯(lián)連接。

STAP中的TCK_Sn, TMS_Sn 和TRSTN_Sn 是由PTAP 的TCK, TMS 和TRSTN直接驅(qū)動(dòng)，TDI_Sn 和 TDO_Sn 和PTAP的TDI和TDO之間可以添加retiming elements去滿足時(shí)序要求。只有當(dāng)STAP被選中（Select_Sn=1）時(shí)，TMS，TDI和TDO會(huì)經(jīng)過mux與下一級(jí)Die相連接。

IEEE 1838中的寄存器

• 3DCR (3D configuration register)

PTAP中的3DCR 用來控制和配置STAP。3DCR里包括三種信號(hào)，Config-Hold，Select_Sn和RTI_or_TLR_Sn。Config-hold是用來防止3DCR的數(shù)據(jù)在PTAP FSM處于Test-Logic-Reset狀態(tài)下被reset掉。

Select_Sn是用來選中第n個(gè)STAP。RTL_or_TLR_Sn 是用來定義當(dāng)STAP沒有被選中時(shí)，STAP連接的下一級(jí)PTAP的狀態(tài)處于RTI或者TLR狀態(tài)。

• DWR (Die wrapper register) Config Register
  

DWR config register是用來控制Die Wrapper Register的配置寄存器。類似于IEEE 1500 wrapper cell，DWR在Die的terminal上插入了wrapper cell，這些wrapper cell提供了在INTEST模式下和EXTEST模式下的可控性（controllability）和可觀性（observability）。DWR可以是在Die boundary上的dedicated或者shared wrapper cell，也可以去復(fù)用IEEE 1500 WBR 或者IEEE 1149.1BSR。DWR 有四種工作模式：mission mode，IF mode，OF mode和Safe Operation mode。在IF 模式下，Die的input會(huì)被DWR 控制并且output 會(huì)被DWR 觀察到。在OF 模式下，Die的output 會(huì)被DWR 控制并且input會(huì)被DWR觀察到。

• FPP (Flexible parallel port) Config Register

FPP 是用來控制 Flexible parallel port的配置寄存器。FPP提供了并行的測(cè)試訪問接口，F(xiàn)PP建立了primary interface，secondary interface和core之間的連接。FPP 是由一組lane構(gòu)成，每條lane實(shí)現(xiàn)了1 bit位寬的數(shù)據(jù)通道。FPP可以被用來在不依賴die wrapper的情況下在堆疊芯片中傳輸測(cè)試數(shù)據(jù)和控制信號(hào)。下圖中右邊的為插入了FFP后的結(jié)構(gòu)：

FPP 的連接非常靈活，既可以實(shí)現(xiàn)一個(gè)PTAP和一個(gè)STAP之間的雙向連接，可以實(shí)現(xiàn)一個(gè)PTAP和多個(gè)STAP的連接：

FPP中l(wèi)ane支持復(fù)雜的連接，例如下圖中的是一個(gè)擁有最多連結(jié)性的lane:

IEEE 1838和其他協(xié)議的關(guān)系

1838利用了IEEE 1149.1的協(xié)議來做控制和數(shù)據(jù)傳輸，并且PTAP的controller和寄存器是基于1149.1的controller和寄存器來實(shí)現(xiàn)的。IEEE 1500 core wrapper cell 和 IEEE 1149.1 boundary scan可以被復(fù)用成為DWR。IEEE 1687可以被用來控制1838的組件是否被掛起。IEEE 1687可以用ICL語言來描述從PTAP到STAP的串行數(shù)據(jù)通道。