鏈接：https://pan.baidu.com/s/11BGT_hEo4fm-gxHzNwfQIg?pwd=dwvc?

提取碼：dwvc

編輯推薦

《高性能超標(biāo)量CPU：微架構(gòu)剖析與設(shè)計(jì)》融合了多位一線自研高性能處理器資深工程師多年工作經(jīng)驗(yàn)，以業(yè)界主流高性能CPU規(guī)格為基準(zhǔn)，全面深入講解微架構(gòu)設(shè)計(jì)與優(yōu)化，循序漸進(jìn)、由淺入深。書中配有二維碼視頻，使讀者身臨其境，迅速、深入地掌握各種經(jīng)驗(yàn)和技巧。本書還附贈(zèng)ubuntu虛擬機(jī)，供廣大學(xué)者使用。虛擬機(jī)內(nèi)包含RISC-V工具鏈，以及多個(gè)開源RISC-V CPU項(xiàng)目，可以進(jìn)行RISC-V CPU的仿真和學(xué)習(xí)。

內(nèi)容簡(jiǎn)介

《高性能超標(biāo)量CPU：微架構(gòu)剖析與設(shè)計(jì)》基于當(dāng)前主流的高性能CPU設(shè)計(jì)規(guī)格，全面介紹了高性能超標(biāo)量CPU微架構(gòu)的設(shè)計(jì)，并做出對(duì)應(yīng)的分析。主要內(nèi)容包括業(yè)界主流高性能處理器架構(gòu)及超標(biāo)量流水線背景知識(shí)（第1章）；CPU前端，包括指令提取單元、分支預(yù)測(cè)單元、指令譯碼單元的設(shè)計(jì)和優(yōu)化，以及指令緩存的相關(guān)設(shè)計(jì)（第2、3章）；分支預(yù)測(cè)單元的原理、設(shè)計(jì)和優(yōu)化，寄存器重命名與發(fā)射隊(duì)列的原理和設(shè)計(jì)（第4、5章）；執(zhí)行單元與浮點(diǎn)運(yùn)算單元的設(shè)計(jì)實(shí)現(xiàn)（第6、7章）；訪存單元與數(shù)據(jù)緩存設(shè)計(jì)（第8章）；重排序緩沖的原理及設(shè)計(jì)（第9章）；Intel P6 CPU微架構(gòu)設(shè)計(jì)實(shí)例（第10章）。微架構(gòu)設(shè)計(jì)對(duì)應(yīng)于指令的生命周期，為讀者提供直觀和清晰的視角，便于讀者對(duì)高性能CPU設(shè)計(jì)深入理解。
《高性能超標(biāo)量CPU：微架構(gòu)剖析與設(shè)計(jì)》提供了高清學(xué)習(xí)視頻，讀者可以直接掃描二維碼觀看。
《高性能超標(biāo)量CPU：微架構(gòu)剖析與設(shè)計(jì)》可作為從事高性能CPU相關(guān)研發(fā)工作專業(yè)人員的參考書，或用作高等院校計(jì)算機(jī)及集成電路相關(guān)專業(yè)研究生和高年級(jí)本科生的教學(xué)參考用書，也可供對(duì)CPU設(shè)計(jì)感興趣的讀者閱讀。

作者簡(jiǎn)介

李東聲，處理器設(shè)計(jì)高級(jí)主任工程師，專注于高性能處理器微架構(gòu)設(shè)計(jì)、性能分析優(yōu)化與關(guān)鍵技術(shù)研究。交付多版本國(guó)產(chǎn)自研高性能處理器核架構(gòu)/微架構(gòu)設(shè)計(jì)，申請(qǐng)?zhí)幚砥鱅P發(fā)明專利十余項(xiàng)。

任子木，處理器架構(gòu)高級(jí)工程師，主導(dǎo)多款高性能DSP/AI處理器架構(gòu)與核心模塊設(shè)計(jì)。諳熟業(yè)界主流高性能處理器指令集架構(gòu)，在計(jì)算機(jī)體系結(jié)構(gòu)、數(shù)字信號(hào)處理等方向有豐富的實(shí)踐經(jīng)驗(yàn)。

孫小明，處理器設(shè)計(jì)資深工程師，專注于高性能處理器微架構(gòu)設(shè)計(jì)與性能分析。曾參與國(guó)產(chǎn)自研高性能處理器核微架構(gòu)研制和開發(fā)，對(duì)x86、ARM、RISC-V架構(gòu)有深入研究和實(shí)際交付經(jīng)驗(yàn)。

梧桐，高性能處理器資深專家，長(zhǎng)期從事高性能處理器Memory子系統(tǒng)架構(gòu)研究與設(shè)計(jì)實(shí)現(xiàn)，主導(dǎo)完成了多款國(guó)產(chǎn)自研高性能處理器（大核）交付，在Server和Mobile領(lǐng)域得到廣泛應(yīng)用。

目錄

序
前言
第1章 CPU架構(gòu)與流水線技術(shù)概述
1.1復(fù)雜指令集與精簡(jiǎn)指令集概述
1.2ARM指令集概述
1.2.1條件執(zhí)行與跳轉(zhuǎn)類指令定義
1.2.2數(shù)據(jù)處理與訪存類指令定義
1.3RISC-V指令集概述
1.3.1寄存器結(jié)構(gòu)與特權(quán)模式定義
1.3.2RISC-V指令概述
1.4MIPS指令集概述
1.5超標(biāo)量CPU設(shè)計(jì)概述
1.5.1流水線技術(shù)概述
1.5.2超長(zhǎng)指令字設(shè)計(jì)
第2章 CPU前端與指令緩存設(shè)計(jì)
2.1內(nèi)存的層次結(jié)構(gòu)與緩存的基本架構(gòu)
2.2指令緩存分類與訪問讀取
2.2.1指令緩存結(jié)構(gòu)的分類
2.2.2指令緩存的訪問讀取
2.3指令緩存的替換策略選擇
2.3.1基于新近的策略設(shè)計(jì)
2.3.2基于頻率的策略設(shè)計(jì)
2.3.3近少常使用策略設(shè)計(jì)
2.4指令緩存的性能衡量標(biāo)準(zhǔn)與硬件預(yù)取設(shè)計(jì)
2.5TLB與緩存的組織方式
2.6微操作緩存與循環(huán)緩沖器設(shè)計(jì)
2.7指令提取單元設(shè)計(jì)
2.8指令譯碼單元設(shè)計(jì)
2.8.1RISC指令譯碼設(shè)計(jì)
2.8.2x86指令格式概述
2.8.3x86指令譯碼設(shè)計(jì)
第3章 分支預(yù)測(cè)單元設(shè)計(jì)
3.1分支預(yù)測(cè)的原理
3.2分支跳轉(zhuǎn)方向預(yù)測(cè)
3.2.1基于飽和計(jì)數(shù)器的預(yù)測(cè)器設(shè)計(jì)
3.2.2TAGE預(yù)測(cè)器及其衍生設(shè)計(jì)
3.2.3感知機(jī)預(yù)測(cè)器設(shè)計(jì)
3.3分支跳轉(zhuǎn)目標(biāo)預(yù)測(cè)
3.3.1分支目標(biāo)緩沖與分支目標(biāo)緩沖子系統(tǒng)設(shè)計(jì)
3.3.2返回地址棧設(shè)計(jì)
3.3.3循環(huán)預(yù)測(cè)器設(shè)計(jì)
3.3.4間接跳轉(zhuǎn)分支指令預(yù)測(cè)設(shè)計(jì)
3.4分支預(yù)測(cè)單元與取指令單元解耦合設(shè)計(jì)
3.5分支預(yù)測(cè)單元的設(shè)計(jì)思路
第4章 寄存器重命名單元設(shè)計(jì)
4.1寄存器重命名技術(shù)概述
4.2寄存器重命名的原理與過程概述
4.2.1發(fā)射隊(duì)列前讀寄存器重命名設(shè)計(jì)
4.2.2發(fā)射隊(duì)列后讀寄存器重命名設(shè)計(jì)
4.3寄存器重命名技術(shù)的設(shè)計(jì)空間
4.3.1寄存器重命名的范圍與結(jié)構(gòu)
4.3.2重命名緩沖的類型
4.3.3寄存器重命名緩沖的數(shù)量設(shè)計(jì)
4.3.4重命名緩沖的讀寫端口設(shè)計(jì)
4.4寄存器重命名的映射方法
4.5寄存器重命名可能的實(shí)現(xiàn)方案
4.6寄存器重命名的實(shí)現(xiàn)過程
第5章 發(fā)射隊(duì)列設(shè)計(jì)
5.1發(fā)射隊(duì)列的原理
5.2發(fā)射隊(duì)列設(shè)計(jì)空間
5.2.1發(fā)射隊(duì)列的范圍與結(jié)構(gòu)
5.2.2發(fā)射隊(duì)列的類型與結(jié)構(gòu)參數(shù)
5.3操作數(shù)獲取策略
5.3.1發(fā)射隊(duì)列前讀寄存器與發(fā)射隊(duì)列后讀寄存器策略
5.3.2整型和浮點(diǎn)寄存器分開的操作數(shù)獲取策略
5.3.3發(fā)射隊(duì)列前讀寄存器與發(fā)射隊(duì)列后讀寄存器的比較
5.4發(fā)射隊(duì)列的工作機(jī)制
5.5發(fā)射隊(duì)列在超標(biāo)量CPU中的應(yīng)用
第6章 執(zhí)行單元設(shè)計(jì)
6.1算術(shù)邏輯運(yùn)算單元設(shè)計(jì)
6.1.1加減法類與移位類指令的實(shí)現(xiàn)
6.1.2前導(dǎo)零檢測(cè)指令實(shí)現(xiàn)
6.2定點(diǎn)乘法運(yùn)算設(shè)計(jì)
6.2.1部分積生成器實(shí)現(xiàn)
6.2.2部分積壓縮器實(shí)現(xiàn)
6.3單指令多數(shù)據(jù)SIMD設(shè)計(jì)
6.4旁路網(wǎng)絡(luò)設(shè)計(jì)
第7章 浮點(diǎn)運(yùn)算單元設(shè)計(jì)
7.1浮點(diǎn)數(shù)據(jù)格式與運(yùn)算標(biāo)準(zhǔn)——IEEE754
7.2浮點(diǎn)加法運(yùn)算原理與設(shè)計(jì)
7.2.1浮點(diǎn)加法數(shù)據(jù)流設(shè)計(jì)
7.2.2雙路徑算法原理與實(shí)現(xiàn)
7.2.3前導(dǎo)零預(yù)測(cè)編碼原理與實(shí)現(xiàn)
7.2.4并行糾錯(cuò)樹原理與實(shí)現(xiàn)
7.3浮點(diǎn)乘法運(yùn)算原理與設(shè)計(jì)
7.4浮點(diǎn)除法開方運(yùn)算原理與設(shè)計(jì)
7.4.1SRT算法原理與實(shí)現(xiàn)
7.4.2Newton-Raphson迭代法原理與實(shí)現(xiàn)
7.4.3Goldschmidt迭代法原理與實(shí)現(xiàn)
第8章 訪存單元設(shè)計(jì)
8.1內(nèi)存模型概述
8.1.1內(nèi)存類型概述
8.1.2內(nèi)存格式概述
8.1.3內(nèi)存的訪問順序
8.1.4內(nèi)存指令概述
8.2數(shù)據(jù)緩存概述
8.2.1數(shù)據(jù)緩存層次概述
8.2.2緩存技術(shù)的應(yīng)用與發(fā)展
8.3數(shù)據(jù)緩存控制設(shè)計(jì)
8.3.1訪存控制結(jié)構(gòu)概述
8.3.2Load指令執(zhí)行流程
8.3.3Store指令執(zhí)行流程
8.3.4Load Store交織執(zhí)行流程
8.4數(shù)據(jù)緩存預(yù)取技術(shù)
8.4.1數(shù)據(jù)緩存硬件預(yù)取原理
8.4.2數(shù)據(jù)緩存硬件預(yù)取結(jié)構(gòu)
8.4.3數(shù)據(jù)緩存硬件預(yù)取模式
第9章 重排序緩沖設(shè)計(jì)
9.1重排序緩沖的原理
9.2重排序緩沖的設(shè)計(jì)空間
9.2.1重排序緩沖的范圍布局與對(duì)執(zhí)行結(jié)果的存儲(chǔ)
9.2.2重排序緩沖的條目與端口數(shù)量
9.3重排序緩沖運(yùn)行示例
第10章 高性能CPU設(shè)計(jì)實(shí)例：Intel P6微架構(gòu)
10.1Intel P6微架構(gòu)概述
10.2Intel P6微架構(gòu)的流水線設(shè)計(jì)
10.3Intel P6微架構(gòu)前端設(shè)計(jì)
10.3.1指令提取單元設(shè)計(jì)
10.3.2分支預(yù)測(cè)單元設(shè)計(jì)
10.3.3指令譯碼單元設(shè)計(jì)
10.3.4寄存器別名表設(shè)計(jì)
10.3.5分配器設(shè)計(jì)
10.4Intel P6微架構(gòu)亂序執(zhí)行引擎設(shè)計(jì)
10.4.1保留站設(shè)計(jì)
10.4.2重排序緩沖設(shè)計(jì)
10.4.3P6微架構(gòu)亂序執(zhí)行示例
10.5Intel P6微架構(gòu)內(nèi)存子系統(tǒng)設(shè)計(jì)

查看全部↓

前言/序言

CPU被譽(yù)為“人類科技皇冠的明珠”，數(shù)十年來無數(shù)從業(yè)者爭(zhēng)相擷取。在半導(dǎo)體工業(yè)的發(fā)展歷程中，“奔騰之芯”Intel、“藍(lán)色巨人”IBM、“性能之王”DEC、“落寞貴族”Motorola等巨頭都曾是CPU界的弄潮者，命途多舛的Sun Microsystems也曾稱雄一時(shí)。后來的AMD與Intel雙雄爭(zhēng)霸、Apple異軍突起、ARM后來居上以及RISC-V嶄露頭角也為業(yè)內(nèi)人士津津樂道，不斷吸引著有志之士投身于此。
在計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域，無論對(duì)于在校生還是從業(yè)者，加州大學(xué)伯克利分校的David Patterson博士和斯坦福大學(xué)的John Hennessy博士的兩部經(jīng)典著作Computer Organization and Design: The Hardware/Software Interface和Computer Architecture: A Quantitative Approach都是主要參考書。筆者在求學(xué)時(shí)，這兩部著作是初階和高階核心課程的主要參考書，主講課程的Gandhi Puvvada教授熟稔兩部著作的全部版本，被學(xué)生戲稱比作者還懂自己的著作。當(dāng)筆者進(jìn)入業(yè)界后，導(dǎo)師建議的也是去閱讀Computer Architecture: A Quantitative Approach一書。然而，從筆者的視角來看，經(jīng)典著作與業(yè)界實(shí)際微架構(gòu)設(shè)計(jì)之間是“道”與“術(shù)”的關(guān)系?！暗馈笔潜驹?，“術(shù)”是法門，“道”可以在微觀上以不同的“術(shù)”來呈現(xiàn)，但是求“道”需要從“術(shù)”入手，再由“術(shù)”印證“道”，方能融會(huì)貫通。在工程實(shí)踐中，從一個(gè)循序漸進(jìn)的個(gè)體角度看，也許在相當(dāng)長(zhǎng)的一段時(shí)間內(nèi)更多地需要引導(dǎo)具體實(shí)操的“術(shù)”而非高屋建瓴的“道”，直到經(jīng)驗(yàn)積累到一定的程度之后能夠回過頭思考總結(jié)歸納出一套方法學(xué)。南加州大學(xué)教授Michel Dubois博士是IEEE會(huì)士，筆者認(rèn)為他的著作Parallel Computer