【電源設(shè)計】電源PCB布局中的常見錯誤及避免方式【TI電源設(shè)計研討會】

1.EMI
快速的電壓爬升和下降導(dǎo)致更高諧波頻率
將大小電容并聯(lián) 獲得高頻下更低的阻抗

2.電源輸出紋波有方波
來自于功率電感磁場和輸出電容的寄生電感的耦合
確保電感器和輸出電容的寄生電感不發(fā)生耦合
方法是轉(zhuǎn)移到背面或是遠(yuǎn)離電感
或是使用完全屏蔽的電感器
繞組的起點連接到sw
3.輸出噪聲和紋波、波形抖動
反饋信號的走線過長 遠(yuǎn)離電感
電感下方接地可以降低EMI
高反饋電阻阻值對noise更敏感
4.regulation不好
控制器和輸出電壓走線
標(biāo)簽: