背景介紹

BIST(Build-in-Self-Test)一般包括測(cè)試生成電路，測(cè)試控制電路，輸出響應(yīng)分析器。測(cè)試生成電路所產(chǎn)生的pattern在時(shí)鐘作用下加載到被測(cè)電路上；測(cè)試控制電路產(chǎn)生測(cè)試控制信號(hào)；輸出響應(yīng)分析器分析響應(yīng)的數(shù)據(jù)結(jié)果。

為了減少測(cè)試響應(yīng)數(shù)據(jù)所用的空間及易于分析，輸出響應(yīng)分析器常常把測(cè)試響應(yīng)數(shù)據(jù)壓縮成簽名(signature)，將生成的signature與存儲(chǔ)的正確signature作比較，最后得到結(jié)果，對(duì)電路通過(Pass)或者失敗(Fail)進(jìn)行判定。

一個(gè)好的輸出響應(yīng)分析器需要考慮四個(gè)方面：signature盡可能小；通過或失敗的判定準(zhǔn)確；電路面積小；支持診斷。

要能更準(zhǔn)確地判定通過或失敗，就要求混疊概率(PAL)足夠低。

混疊的定義

什么時(shí)候發(fā)生混疊(aliasing)呢？當(dāng)錯(cuò)誤輸出的簽名等于正確的輸出的signature的時(shí)候就會(huì)發(fā)生混疊。

混疊的影響

左圖中的點(diǎn)代表電路的輸出，右圖中的點(diǎn)代表經(jīng)過壓縮后的signature。輸出空間比signature空間要大，輸出響應(yīng)分析器執(zhí)行多對(duì)一的映射。左圖電路中的正確的輸出被壓縮成好的簽名(gold signature)，電路中的錯(cuò)誤的輸出被壓縮成壞的簽名(bad signature)。bad signature和gold signature是不同的，所以很容易區(qū)分兩者。即使有很多錯(cuò)誤的輸出映射到同一個(gè)bad signature，這也不是混疊，因?yàn)榭梢耘袛喑鏊鼈兪菈男酒?/p>

然而，對(duì)于電路中有的錯(cuò)誤的輸出，經(jīng)過壓縮后的signature和gold signature是相同的，這就是混疊。因?yàn)檫@時(shí)我們無法判斷這個(gè)電路是好的還是壞的，這會(huì)導(dǎo)致故障覆蓋率的損失，這就意味著有故障的電路通過了測(cè)試，會(huì)發(fā)生測(cè)試逃逸。

混疊取決于什么

混疊取決于許多因素：CUT(被測(cè)電路)、故障、測(cè)試pattern、ORA(輸出響應(yīng)分析器)結(jié)構(gòu)等。混疊的精確分析是困難的，因此只做概率分析就足夠了。

怎樣計(jì)算混疊率

PAL：probability of aliasing（混疊概率），等于產(chǎn)生gold signature的錯(cuò)誤輸出的數(shù)量與總的錯(cuò)誤輸出數(shù)量的比值。它可以衡量混疊發(fā)生的概率，好的ORA需要較低的PAL。

看一個(gè)關(guān)于PAL的計(jì)算的例子

假設(shè)這個(gè)電路有兩個(gè)輸出，正確的輸出是"01"，用異或門作為一個(gè)ORA，則這個(gè)電路的gold signature是什么？并計(jì)算這個(gè)ORA的PAL。

這個(gè)電路有四種可能的輸出：分別是"00"、"01"、"10"、"11"，正確的輸出經(jīng)過異或之后，得到gold signature是1。

錯(cuò)誤的輸出總數(shù)是3("00"、"10"、"11")，錯(cuò)誤輸出中得到gold signature的數(shù)量是1("10")。

根據(jù)公式計(jì)算