LabVIEW硬件在環(huán)仿真模擬電路故障分析和特征提取

與數(shù)字電路相比，模擬電路故障分析是一項(xiàng)具有挑戰(zhàn)性的任務(wù)。這主要是由于模擬分立元件的非線性特性，以及其他因素，包括噪聲和內(nèi)部可訪問(wèn)性的限制。參數(shù)故障和災(zāi)難性故障是模擬電路中發(fā)生的兩種故障。由于分立元件參數(shù)的變化，電路中會(huì)發(fā)生參數(shù)故障。另一方面，災(zāi)難性故障是由于整個(gè)組件故障而發(fā)生的。這些故障是由于環(huán)境條件、負(fù)載、系統(tǒng)瞬變和老化因素引起的，導(dǎo)致組件開(kāi)路或短路。超過(guò)80%至90%的電路故障是由于災(zāi)難性故障而發(fā)生的。電力電子電路是最常用的模擬電路，充當(dāng)每個(gè)電子電路的燃料。一項(xiàng)基于工業(yè)的調(diào)查指出，功率半導(dǎo)體元件是導(dǎo)致災(zāi)難性故障的最精密元件。由于開(kāi)關(guān)設(shè)備和電解電容器等組件，電力電子電路中可能會(huì)出現(xiàn)這種故障。

故障分析一般包括不同的階段

故障檢測(cè)：確定電路是否有缺陷;

故障定位：定位缺陷原因;

故障分類：確定故障是參數(shù)故障還是災(zāi)難性故障。

數(shù)據(jù)驅(qū)動(dòng)技術(shù)是一種利用統(tǒng)計(jì)方法從實(shí)時(shí)電路中收集不同故障條件下的歷史故障特征的傳統(tǒng)方法。

在建模方法下，無(wú)法分析實(shí)時(shí)電路故障行為。可以在實(shí)時(shí)仿真器中有效地分析電力系統(tǒng)在無(wú)故障和故障條件下的有效瞬態(tài)響應(yīng)和穩(wěn)態(tài)響應(yīng)。硬件在環(huán)（HIL）是一種基于實(shí)時(shí)模擬器的測(cè)試方法，在電源系統(tǒng)分析中受到更多關(guān)注。

一般來(lái)說(shuō)，基于FPGA的方法在實(shí)時(shí)仿真中采用的方法有兩個(gè)主要原因，首先，計(jì)算時(shí)間步長(zhǎng)為幾ns;其次，其并行計(jì)算過(guò)程進(jìn)一步縮短了計(jì)算時(shí)間。

LabVIEW工具以其在測(cè)試和測(cè)量系統(tǒng)中的自動(dòng)化能力而聞名，這些系統(tǒng)提供支持FPGA目標(biāo)的FPGA模塊。LabVIEW利用并行執(zhí)行，從而縮短了時(shí)間步長(zhǎng)。使用HIL仿真器借助LabVIEW和基于FPGA的實(shí)時(shí)目標(biāo)，對(duì)功率轉(zhuǎn)換器穩(wěn)態(tài)條件下開(kāi)關(guān)故障進(jìn)行建模、故障注入和故障特征提取。以升壓變換器作為CUT進(jìn)行評(píng)估，注入不同的開(kāi)關(guān)故障并提取故障特征。將仿真的故障輸出響應(yīng)與實(shí)時(shí)故障電路響應(yīng)進(jìn)行比較，對(duì)提取的特征進(jìn)行評(píng)估。

通過(guò)在FPGA目標(biāo)中部署升壓轉(zhuǎn)換器模型來(lái)實(shí)現(xiàn)實(shí)時(shí)仿真。算術(shù)塊是使用預(yù)定的DSP塊實(shí)現(xiàn)的，這些DSP塊將在一個(gè)時(shí)鐘周期內(nèi)執(zhí)行算術(shù)運(yùn)算。并行處理技術(shù)用于在FPGA中以更高的時(shí)鐘速率實(shí)現(xiàn)更高的吞吐量，它使用時(shí)鐘周期定時(shí)進(jìn)行說(shuō)明。DSP模塊使用部署在FPGA目標(biāo)設(shè)備上的定點(diǎn)數(shù)執(zhí)行高吞吐量算術(shù)功能。每個(gè)塊在1個(gè)時(shí)鐘周期（25ns）內(nèi)執(zhí)行數(shù)學(xué)函數(shù)，但分頻器塊需要2個(gè)時(shí)鐘周期（50ns）來(lái)執(zhí)行函數(shù)。

?通過(guò)采用硬件輸入環(huán)測(cè)試方法的故障注入和特征提取方法對(duì)電力電子電路故障進(jìn)行分析。升壓轉(zhuǎn)換器電路使用一階微分方程建模，輸出使用歐拉數(shù)值求解器求解，并部署在實(shí)時(shí)FPGA目標(biāo)上，每條指令運(yùn)行25ns，輸出響應(yīng)以175ns的步進(jìn)速率生成。該方法的主要目的是，通過(guò)使用HIL仿真環(huán)境在模型中通過(guò)故障注入（仿真）提取故障特征，更接近實(shí)時(shí)場(chǎng)景。這是通過(guò)使用簡(jiǎn)單求解器方法和FPGA目標(biāo)減少計(jì)算時(shí)間和并行處理來(lái)實(shí)現(xiàn)的。電感電流被確定為故障特征，在識(shí)別MOSFET中的OS和SC故障方面起著重要作用。通過(guò)將仿真響應(yīng)與實(shí)時(shí)電路故障響應(yīng)進(jìn)行比較來(lái)評(píng)估提取的特征。就限制而言，仿真時(shí)間隨著電路共謀的增加而增加。應(yīng)采用不同的求解器，以便在更短的計(jì)算時(shí)間內(nèi)求解復(fù)雜模型，并且需要更高時(shí)鐘速率的目標(biāo)板。利用所提出的故障分析方法，可以針對(duì)各種電力電子電路中的不同故障條件提取不同的故障特征。

這是LabVIEW的一個(gè)應(yīng)用，更多的開(kāi)發(fā)案例，歡迎登錄北京瀚文網(wǎng)星官網(wǎng)，了解更多信息。有需要LabVIEW項(xiàng)目合作開(kāi)發(fā)，請(qǐng)與我們聯(lián)系。