FPGA實時視頻添加log圖片(FPGA學(xué)習(xí)筆記)
一、log圖像準備

????找個圖像轉(zhuǎn)coe文件的軟件,這里我用的是正點原子的PicToLCD_V1.1.exe,轉(zhuǎn)換后的coe文件如下圖(RGB888格式,共125*125*3=46875行):

二、圖像數(shù)據(jù)存入ROM
例化一個單端口rom,并存入圖像數(shù)據(jù):


port A options配置:位寬位rgb888,既24位,深度為125*125=15625
Enable Port Type可配置Use ENA Pin 或 always

點擊load init file,找到上一步準備的coe文件,點擊ok,生成rom器件
三、verilog代碼編寫
代碼主要通過行場計數(shù)器確定log圖像顯示范圍,再通過rom_rden使能信號判斷輸出的video_data是原始圖像還是log圖像。
四、添加模塊
主體block design為正點原子領(lǐng)航者25_ov5640_hdmi示例

