目前，噪聲是量子計算面臨的最大挑戰(zhàn)，限制了量子計算技術(shù)的快速發(fā)展。在未來幾年內(nèi)，IBM正努力通過各種類型的量子誤差管理來減少噪聲，直到實現(xiàn)真正的量子糾錯 (QEC)。

這也是降低噪音的重要性。量子比特（qubit）是量子計算機的基本信息單位，一個量子比特能保持其量子態(tài)的時間越長，它能執(zhí)行的計算操作就越多。但是量子比特對環(huán)境噪聲非常敏感，這些噪聲可能來自量子計算機的控制電子設(shè)備、布線、低溫、其他量子比特、熱量，甚至是宇宙輻射等外部因素。噪聲會導(dǎo)致量子比特的量子態(tài)崩潰（一種稱為退相干的情況），從而產(chǎn)生錯誤。一個未糾正的錯誤可能會級聯(lián)成大量錯誤并破壞整個計算。這種噪聲源于原子層面，雖然無法完全消除，但可以控制。

量子優(yōu)勢和噪音

毫無疑問，量子計算機具有無可爭辯的優(yōu)勢。大多數(shù)專家認為，與傳統(tǒng)超級計算機相比，量子計算展示其優(yōu)越性只是時間問題。屆時，量子計算將實現(xiàn)“量子優(yōu)勢”。

IBM將量子優(yōu)勢定義為:在實際案例中,相對于最佳經(jīng)典算法，量子算法運行時間實現(xiàn)了顯著改進。這也證明量子優(yōu)勢所需的算法必須具有量子電路，經(jīng)典算法無法有效模擬這些電路。

問題在于：要使量子計算機獲得量子優(yōu)勢，除了提高量子比特相干性、門保真度和電路執(zhí)行速度外，還必須顯著增加計算量子比特數(shù)。但是增加量子比特的數(shù)量也會增加噪聲和量子比特錯誤。因此，管理噪聲和量子比特錯誤對于量子計算的長期發(fā)展至關(guān)重要。

盡管糾錯在經(jīng)典計算機和某些類型的內(nèi)存硬件中很常見，但我們不能在量子計算機中使用相同的技術(shù)，因為按照量子力學定律，克隆未知的量子態(tài)是不可能。

量子糾錯 (QEC) 是一個復(fù)雜的工程和物理問題。迄今為止，科學家們已經(jīng)投入了大量時間尋找解決方案，但量子糾錯仍然難以捉摸，似乎還需要很多年的時間。在完全糾錯之前，IBM正在研究其他誤差管理解決方案。

量子誤差管理

上面的IBM圖表將減少誤差的量子電路的指數(shù)縮放與經(jīng)典計算機的指數(shù)縮放進行了比較。交叉點是校正量子誤差與經(jīng)典解決方案相比更具優(yōu)勢的轉(zhuǎn)折點。

IBM在糾錯研究方面有著悠久的歷史，從1996年David DiVincenzo的調(diào)查開始。2015年，它開發(fā)了第一個檢測量子比特翻轉(zhuǎn)和相位翻轉(zhuǎn)誤差的系統(tǒng)。如今，由于量子糾錯的重要性，幾乎每個企業(yè)和學術(shù)量子計算項目都在進行某種形式的糾錯研究。

目前，IBM通過三種方法來研究量子誤差管理：誤差抑制、誤差緩解和誤差校正。暫且不談?wù)`差糾正，先說說誤差抑制和誤差緩解。

誤差抑制是最早也是最基本的錯誤處理方法之一。它通常會修改電路，使用能量脈沖使量子比特保持更長時間的量子態(tài)，或?qū)⒚}沖引導(dǎo)到空閑量子比特，以消除由相鄰量子比特引起的任何不良影響。這種誤差抑制稱為動態(tài)解耦。

IBM認為，誤差緩解將彌合當今容易出錯的硬件與未來的容錯量子計算機之間的差距。誤差緩解的短期目標是使量子優(yōu)勢早日實現(xiàn)。

IBM所做的持續(xù)誤差緩解研究比其他任何機構(gòu)都多。通過這項工作，IBM開發(fā)了多種誤差緩解方法，包括概率錯誤消除（PEC）和零噪聲外推（ZNE）。

PEC的功能很像降噪耳機，提取和分析噪聲，然后在與原始噪聲信號混合之前反轉(zhuǎn)以消除它。但顯著區(qū)別之一是，它不像音頻降噪算法那樣使用單個樣本，而是使用從一組電路計算的平均值。

ZNE通過在不同噪聲水平下，運行量子程序來降低量子電路中的噪聲，然后外推計算以確定零噪聲水平下的估計值。

有效的量子糾錯將消除幾乎所有與噪聲相關(guān)的誤差。值得注意的是，隨著代碼數(shù)量的增加，QEC以指數(shù)方式抑制誤差。在任何有限的代碼下，錯誤將始終存在。為了獲得最佳結(jié)果，重要的是選擇一個代碼來抑制誤差，使其剛好適合目標應(yīng)用程序。

在QEC可用之前，量子誤差緩解提供了實現(xiàn)量子優(yōu)勢的最快途徑。

最近，IBM宣布將誤差抑制和誤差緩解集成到 Qiskit Runtime primitives Sampler 和 Estimator 中。作為測試版功能，可以使用戶以速度換取更少的錯誤。在IBM的路線圖中，預(yù)計這些功能的最終版本將在2025年發(fā)布。

存在與編譯、執(zhí)行和誤差緩解技術(shù)的經(jīng)典后處理相關(guān)的開銷。開銷的多少取決于所使用的誤差緩解類型。IBM引入了一個新的簡化選項，稱為“彈性級別”，用戶在其工作所需的成本和準確性之間調(diào)整權(quán)衡。采樣器和估算器將自動對優(yōu)化級別1到3的電路應(yīng)用動態(tài)解耦誤差抑制。Resilience 0不提供任何誤差緩解，Resilience 1是測量誤差緩解，Resilience 2提供有偏誤差緩解（通過 ZNE），Resilience 3啟用無偏估計器（通過 PEC）。

所有可通過云訪問的IBM系統(tǒng)都將提供誤差緩解功能。隨著彈性數(shù)字的增加，成本也會增加。Resilience 3產(chǎn)生的錯誤最少，但可能需要100,000倍以上的計算時間。

IBM Quantum平臺負責人Blake Johnson博士解釋了IBM實施此誤差緩解服務(wù)選項的基本原理：“我們有一些非常高級的用戶，他們想自己做所有事情，他們不希望我們接觸他們的電路。但我們也看到越來越多的用戶像看待烤面包機一樣看待量子計算機。他們不明白它是如何運作的。他們只想按下一個按鈕，就可以達到想要的結(jié)果。因此，我們決定將某些內(nèi)容設(shè)為默認值，前提是它沒有采樣開銷，并且沒有額外的運行成本?！?/p>

量子糾錯

得益于整個量子計算社區(qū)開展的糾錯研究，過去十年間，QEC取得了重大進展。即便如此，可能還需要多年的研究，才能找到可行的解決方案。

量子糾錯的早期挑戰(zhàn)之一：是在不破壞量子比特的量子態(tài)的情況下，通過測量它來識別錯誤。1995年，Peter Shor開發(fā)了一個突破性的解決方案來規(guī)避這個問題。Shor的系統(tǒng)不是將量子狀態(tài)存儲在單個量子比特中，而是將量子信息編碼為分布在9個物理量子比特上的邏輯量子比特。該方案能夠通過監(jiān)測系統(tǒng)的奇偶校驗來檢測錯誤，而不是通過直接測量來破壞量子態(tài)。?

目前，IBM正在研究多種量子糾錯方法，包括一些類似于Shor代碼的方法。這類糾錯碼稱為量子低密度奇偶校驗（qLDPC）。LDPC并不新鮮。它用于許多經(jīng)典的糾錯應(yīng)用，例如Wi-Fi和5G。

據(jù)IBM稱，qLDPC具有以下優(yōu)勢：

（1）每個邏輯量子比特只需要幾個物理量子比特，而不是二維表面代碼所需的數(shù)百個。

（2）如果發(fā)生錯誤操作，只會暴露有限數(shù)量的量子比特。

量子糾錯的研究機會和各種方法太多了，無法一一介紹，有很多選擇是好事，如果要實現(xiàn)容錯量子計算機，就必須找到糾錯的解決方案，我們擁有的選擇越多，機會就越大。

IBM的量子路線圖反映了問題的復(fù)雜性。它顯示：糾錯解決方案將在2026年之后的某個時間可用。實際上，這可能還需要幾年時間。

總結(jié)

（1）隨著量子硬件的不斷改進，IBM實施的量子誤差緩解將會促進實現(xiàn)早期量子優(yōu)勢。目前，誤差緩解的運行時間呈指數(shù)級增長，受所需量子比特數(shù)量和電路深度的影響。但是，速度、量子比特保真度和誤差緩解方法的改進有望大大減少這種開銷。

（2）IBM的誤差緩解目標是為誤差校正提供持續(xù)的開發(fā)路徑。一旦實現(xiàn)QEC，就能構(gòu)建容錯量子計算機，在以量子為中心的超級計算環(huán)境中運行數(shù)百萬個量子比特。這些機器將能模擬大型多體系統(tǒng)，優(yōu)化復(fù)雜的供應(yīng)鏈物流，創(chuàng)造新的藥物和材料，對復(fù)雜的金融市場行為進行建模和反應(yīng)等等。

（3）容錯量子計算機標志著以量子為中心的科學研究新時代已經(jīng)到來。這種新能力可以改變世界。

分析師筆記

（1）Quantinuum 最近發(fā)布了兩個重要的QEC概念驗證。它的研究人員開發(fā)了一種邏輯糾纏電路，其保真度高于其物理對應(yīng)電路。研究人員還以完全容錯的方式糾纏了兩個邏輯量子比特門。

（2）IBM宣布，動態(tài)電路也將可用于其系統(tǒng)以及誤差緩解。動態(tài)電路有望在量子低密度奇偶校驗 (qLDPC) 糾錯碼中發(fā)揮重要作用。

（3）為了實現(xiàn)量子優(yōu)勢，IBM 開始使用最近發(fā)布的433量子比特處理器Osprey來擴展。Osprey的量子比特比當前的127量子比特Eagle 處理器多3倍。

（4）除了IBM的誤差抑制和誤差緩解計劃外，以下是IBM量子路線圖中的主要亮點，它們提供了實現(xiàn)量子優(yōu)勢的途徑：

2023年，隨著Condor處理器的發(fā)布和進一步擴展到1121個量子比特。提高全系統(tǒng)速度和質(zhì)量的目標也在繼續(xù)。

2024年，IBM將開始集成和測試支持未來擴展的關(guān)鍵技術(shù)，例如經(jīng)典并行化、耦合器、多芯片量子處理器和量子并行化。

2025年，模塊化量子硬件、新控制電子設(shè)備和低溫基礎(chǔ)設(shè)施，這些是近期實現(xiàn)量子優(yōu)勢所需的最終硬件。

2026年，將未來系統(tǒng)擴展到10K–100K量子比特。到那時，它還可以顯著提高系統(tǒng)速度和質(zhì)量。量子誤差緩解的成熟落地將實現(xiàn)量子優(yōu)勢，同時，量子糾錯也將取得重大進展。

編譯：卉可

編輯：慕一