仿真模擬是IC設(shè)計(jì)的重要環(huán)節(jié)，但很多小白初學(xué)電子設(shè)計(jì)總會跳過仿真直接測試運(yùn)行，導(dǎo)致電路崩潰失敗，所以有必要進(jìn)行仿真嗎？仿真有什么用嗎？如何做好仿真？接下來看看吧！

如圖所示，仿真是IC功能驗(yàn)證的主要手段，該圖是仿真的基本原理。

除了功能檢查，用仿真方法還可以檢查系統(tǒng)的時(shí)序，與靜態(tài)時(shí)序方法相比，仿真的方法更為直觀，能較為真實(shí)的模擬出電壓發(fā)生變化、串?dāng)_及毛刺、電容耦合等各種情形下電路的運(yùn)行情況，其缺點(diǎn)是運(yùn)行時(shí)間較長，且時(shí)序檢查不完整。

仿真貫穿了IC系統(tǒng)設(shè)計(jì)的整個(gè)階段。

1、系統(tǒng)設(shè)計(jì)階段的仿真

在系統(tǒng)級設(shè)計(jì)階段，通過行為仿真，可以達(dá)到下述目的：

分析算法是否正確；

驗(yàn)證性能是否滿足要求；

驗(yàn)證系統(tǒng)劃分是否合理。

系統(tǒng)級設(shè)計(jì)可大致分為浮點(diǎn)數(shù)算法設(shè)計(jì)、定點(diǎn)數(shù)算法設(shè)計(jì)、架構(gòu)設(shè)計(jì)等幾個(gè)步驟。在每一步都可以進(jìn)行系統(tǒng)仿真。

系統(tǒng)級的仿真可采用數(shù)據(jù)流仿真方法（不包括時(shí)間信息）和基于周期的仿真方法。

在系統(tǒng)中，通常用SystemC/C /Matlab來描述系統(tǒng)模型。系統(tǒng)模型可作為后續(xù)階段驗(yàn)證的參考。如在RTL設(shè)計(jì)中，可利用系統(tǒng)模型的輸出結(jié)果作為參考基準(zhǔn)，檢查RTL設(shè)計(jì)得到的結(jié)果是否正確。

2、邏輯/電路設(shè)計(jì)階段的仿真

邏輯設(shè)計(jì)階段的仿真分RTL仿真與門級仿真兩種，前者是驗(yàn)證系統(tǒng)功能是否正確的重要手段。在RTL仿真中，如何合理構(gòu)造testbench、如何進(jìn)行“correr case”的驗(yàn)證，是困擾設(shè)計(jì)者的難題，也是目前的驗(yàn)證熱點(diǎn)。

一個(gè)測試平臺應(yīng)包括如下幾個(gè)部分：大測試設(shè)計(jì)、Stimulus（用于生成激勵(lì)向量）、Monitors（用于監(jiān)控接口上的活動(dòng)）、響應(yīng)比較電路（用于檢查設(shè)計(jì)的輸出是否與預(yù)期一致）。

門級仿真速度較慢，通常只是作為一種輔助手段來檢查時(shí)序是否滿足要求，所以通常只需運(yùn)行很少的幾種激勵(lì)即可。

在激勵(lì)設(shè)計(jì)階段，目前仍有許多成熟的仿真工具，如NC Simulator及VCS等，他們都屬于事件驅(qū)動(dòng)的仿真工具，即支持RTL仿真也支持門級仿真。

仿真方法存在測試覆蓋率低的缺點(diǎn)，廠商們利用形式驗(yàn)證中“斷言”的概念，提出了“基于斷言的仿真”方法。

此外，也有人嘗試采用符號仿真的方法，不過應(yīng)用量比較少。

對于模擬電路，通常采用Hspice進(jìn)行仿真。對于特定應(yīng)用的電路，有一些特定的仿真工具，例如在分析射頻(RF)電路時(shí)，Cadence的Spectre比較實(shí)用。

在數(shù)/模混合設(shè)計(jì)中，往往需要協(xié)同驗(yàn)證數(shù)字電路和模擬電路。這時(shí)候，需要用到混合仿真軟件。

目前,混合仿真軟件是將邏輯仿真器與電路仿真器結(jié)合起來協(xié)同工作。模擬部分通常用verilogA來建模。