01

—

Interconnect Net

• 互聯(lián)線直接影響cell delay、energy consumption、power distribution、noise等等。

• 互聯(lián)線的電阻和電容大小的計算直接影響sta的結(jié)果。

• 為提高interconnect net的準確性，需要使用不同的model進行參數(shù)提取。
  

02

—

Capacitance & Resistance計算

• Capacitance 計算：
  

• Cc:?相鄰金屬線(黃色和綠色)的耦合電容[coupling capacitance]

• Cat: middle wire(黃色)和top?wire(棕色)的面積電容 [area capacitance]

• Cab:?middle?wire(黃色)和bottom?wire(藍色)的面積電容 [area capacitance]

• Cft:?middle wire(黃色)側(cè)面和top?wire(棕色)的邊側(cè)電容 [fringe?capacitance]

• Cfb:?middle wire(黃色)側(cè)面和bottom?wire(藍色)的邊側(cè)電容 [fringe?capacitance]

• Csum?= (Cat+ 2*Cft)+ (Cab?+ 2*Cfb) + 2*Cc?[黃色金屬總電容]

• area?capaccitance per unit length =?k*(width of metal)/(thickness of dielectric) =?k*W/H

• coupling?capacitance per unit length =?k*(thickness of metal)/(spacing between metal wires) = k*T/S

• 隨著工藝特征尺寸的減小，金屬線寬度減小，面積電容減小，金屬線間距減小，耦合電容增加，金屬線厚度減小，耦合電容減小。金屬線厚度相比于間距減小幅度小，所以工藝特征尺寸的減小會使得金屬線耦合電容占比增加。
  

• Resistance 計算：

• 
  

• 隨著工藝特征尺寸的減小，金屬線的寬度和厚度都在減小，這使得單位長度的電阻阻值增加。

03

—

R與C的關(guān)系

• 一般情況下，如果電阻阻值很大則電容值會很小，如果電阻阻值很小則電容值會很大。
  

• 由上面公式可知：單位長度net的R*C只與金屬層的導電系數(shù)、介質(zhì)介電常數(shù)，金屬層寬度和厚度相關(guān)，且與金屬線長度的平方成正比，這說明金屬線越長，R*C的數(shù)值增加的越大。

• 需要注意：當考慮耦合電容時，單位net長度的RC并不是固定值，具體參見05。

04

—

什么是C Corner

• 在90nm之前的工藝節(jié)點，cell delay占主導作用 （net delay可以忽略，或者可以只考慮對地電容就滿足要求），耦合電容對delay的影響可以忽略。

• 一般C?Corner主要考慮兩種:?Cbest和Cworst

• Cbest (Cmin): 電容最小，電阻最大，對于short nets來說，有最小的delay，可以用于min-path-analysis。

• Cworst?(Cmax):?電容最大，電阻最小，對于short?nets來說，有最大的delay，可以用于max-path-analysis。
  

05

—

什么是RC Corner?

• 在90nm之后，net delay占比增加，耦合電容對delay的影響不能忽略。在Cbest和Cworst的基礎(chǔ)上增加了RCbest和RCworst Corner。

• RCbest(xtalk corner): (對地電容+耦合電容)*電阻最小，耦合電容最小，電阻最小，對于long nets來說，有最小的delay，可以用于min-path-analysis。

• RCworst(delay corner): (對地電容+耦合電容)*電阻最大，耦合電容最大，電阻最大，對于long nets來說，有最大的delay，可以用于max-path-analysis。

06

—

為何setup只需要兩個corner, hold需要四個corner?

• Setup RC Corner:?Cworst和RCworst

• Hold?RC Corner:?Cbest、RCbest、Cworst和RCworst

• C corner和RC corner的主要區(qū)別：不僅考慮金屬線寬變化和線高變化的影響，還需要考慮線與線之間的間距和上下金屬層厚度的影響，即考慮耦合電容的影響。

• 在STA分析過程中，delay包含兩部分：cell delay和net delay。

• 分析下表可知：如果分析max_delay，只需要分析Cworst和RCworst Corner就可以了，因為Cworst Corner可以cover RCbest Corner，RCworst Corner可以cover Cbest Corner。

• 分析下表可知：如果分析min_delay，則必須要分析所有的四個corner，因為這四個corner之間不能相互corner。
  

07

—

什么是CC Corner?

• 在DPT(double patterning technology)工藝中，由于有些低層layer需要兩張mask，兩張mask之間會產(chǎn)生偏差，這會導致線間距發(fā)生變化，影響耦合電容值的變化。

• DPT工藝下的RC ?Corner：

  Setup RC Corner:?Cworst_CCworst和RCworst_CCworst

  Hold?RC Corner:?Cbest_CCbest、RCbest_CCbest、Cworst_CCworst和RCworst_CCworst

08

—

什么是“_T”?Corner?

• "_T"代表tight corner, RC的variation sigma (一般為1.5sigma)分布比不帶T(一般為3sigma)更集中，這可以減少interconnect pessimism。如下圖黃色區(qū)域所示為“_T” corner與藍色區(qū)域不帶“_T” corner的對比。

• “_T” corner一般只用于setup timing分析。

• 如下圖所示：以rc_worst和rc_worst_T為例：rc_worst_T相比于rc_worst，每條net的電容增加，電阻減小，電阻*電容減小。