1.ESD的基本概念

2.ESD放電模式與泄放路徑

2.1 I/O端與?Vcc或者 I/O端與?Vss

?2.2? ? I/O端與 I/O端

2.3?Vcc（電源端）與Vss（地端）

?2.4不同類型電壓源

3. 電源箝位 (power clamp )電路

前面的敘述中可以看出電源箝位 (power clamp )在全芯片ESD保護(hù)電路設(shè)計(jì)中的重要性。可以說(shuō)五種情況的ESD測(cè)試下泄放路徑幾乎都會(huì)包含該電路，電源鉗位單元可以采用主泄放器件，RC+bigMOS組成的RCpowerclamp，或者RC+SCR組成的RCSCR鉗位單元，SCR(Silicon Controlled Rectifier)，硅控整流器，也叫晶閘管。

大多使用的是二極管和RCpowerclamp為組合的方法，這種結(jié)構(gòu)復(fù)雜度小，穩(wěn)定性高。

下圖為典型RC觸發(fā)的ESD鉗位電路。也有一些廠商，直接提供了相應(yīng)的symbol

由于ESD電壓具有很快的上升速度（其ESD脈沖上升時(shí)間約在10ns左右），Ｖrc端的電壓因?yàn)镽C延遲效應(yīng)無(wú)法跟得上VDD端的ESD電壓上升速度，Ｖrc端的為低電位導(dǎo)致反相器工作將輸出端Ｖout電壓上拉到高電位。從而Vg端的高電位觸發(fā)導(dǎo)通了NMOS元件（ＭESD）的晶體管，因而ESD電流便經(jīng)由ＭESD而泄放掉。由于晶體管Ｍesd的柵極導(dǎo)通電壓約0.7Ｖ，所以Ｖg端要能夠提供一大于0.7Ｖ的電壓，且長(zhǎng)達(dá)200ns 來(lái)導(dǎo)通ＭESD元件的晶體管。這可由適當(dāng)設(shè)計(jì)的電阻Ｒ，電容Ｃ，以及反相器內(nèi)的晶體管尺寸來(lái)達(dá)成。

電路正常工作時(shí)：當(dāng)芯片運(yùn)行時(shí)，VDD的電壓也是從0V逐漸上升到5V的，在power-on狀態(tài)中，為了不影響內(nèi)部電路的正常工作，ＭESD元件需要保持在關(guān)閉狀態(tài)，可通過(guò)設(shè)置ＲＣ時(shí)間常數(shù)來(lái)達(dá)到這一目的。因?yàn)閂DD?power-on的電壓上升時(shí)間是約1ｍs 左右，而ESD電壓的上升時(shí)間是在約10ns，所以把ESD偵測(cè)電路的RC時(shí)間常數(shù)設(shè)在0.1~1us，即可區(qū)分ESD事件來(lái)臨和電路正常工作的兩種工作狀態(tài)。

4.全芯片ESD保護(hù)電路系統(tǒng)框圖

項(xiàng)目中常見(jiàn)的全芯片ESD保護(hù)電路系統(tǒng)框圖，基本上囊括了以上所說(shuō)的所有ESD保護(hù)措施。

參考文獻(xiàn)：

1.基于0.6_μm_CMOS工藝下的全芯片ESD防護(hù)研究_鄒柯鵬

2.基于0.6μm_CMOS工藝ESD全芯片保護(hù)研究_何剛

3.基于0.18μm_CMOS工藝的全芯片ESD保護(hù)的研究_成輝

4.基于CMOS工藝的ESD器件及全芯片防護(hù)設(shè)計(jì)_鄭亦菲

5.基于CMOS工藝的全芯片ESD保護(hù)電路設(shè)計(jì)_向洵