在硬件電路中，大家可能會用到邏輯門這樣的數字器件，然而對于這樣的數字器件，內部工藝結構來份的話主要有2個大的分支：一個是晶體管構成的，另一個是場效應管構成的。很多工程師也聽說過TTL電平和CMOS電平，其實就是指的由這兩種工藝構成的邏輯門電路，可以對比大家常用開關管當中的三極管和MOS管，就容易區(qū)分了。

那么，今天就來先介紹一下TTL門電路。其實，TTL門電路也分很多種，比如說非門、與非門、或非門、與或非門以及OC輸出的與非門。雖然種類多，但是基本的工作原理都是類似的。所以，接下來就介紹一個經典的TTL與非門電路，理解了它的基本工作原理，其他的自然也就知道了。

我們以74LS00這款集成芯片邏輯門為例，它內部就是由晶體管構成的。它的原理圖符號如下圖所示：

?

它的內部結構是什么樣子的呢？如下圖所示：

（圖1）

我們先來認識這3個級：輸入級、中間級、輸出級。

（圖2）

輸入級：T1是多發(fā)射極晶體管，可以把它看成二極管構成的，如圖2所示。所以根據圖中就能看出來，輸入級就是一個與門電路：Y’?= A·B。只有當A、B都為 1 時，Y’?才會輸出 1，其余Y’都為 0。

中間級：由三極管T2和電阻R2、R3組成。在電路的開通過程中利用T2的放大作用，為輸出管T3提供較大的基極電流，加速了輸出管的導通。所以，中間級的作用是提高輸出管的開通速度，改善電路的性能。

（圖3）

輸出級：由三極管T3、T4、二極管D4和電阻R4組成。如圖3所示，圖3（a）是三極管非門電路，圖3（b）是TTL與非門電路中的輸出級。從圖中可以看出，輸出級由三極管T3實現(xiàn)邏輯非的運算。但在輸出級電路中用三極管T4、二極管D4和R4組成的有源負載替代了三極管非門電路中的R4，目的是使輸出級具有較強的負載能力。其中D4可以起到三極管be反向擊穿的保護作用。

在理解了每一級工作原理后，下面結合整個內部電路一起分析它的工作邏輯。在下面的分析中假設輸入高、低電平分別為3.6V和0.3V，PN結導通壓降為0.7V。

?

1）A、B輸入全為高電平≥2.0V（邏輯1）

如果不考慮T2的存在，則應有Vb1=VA+0.7≥2.7V。顯然，在存在T2和T3的情況下，T2和T3的發(fā)射結必然同時導通。而一旦T2和T3導通之后，Vb1便被鉗在了2.1V（Vb1=0.7×3=2.1V），所以T1的發(fā)射結反偏，而集電結正偏，稱為倒置放大工作狀態(tài)。由于電源通過R1和T1的集電結向T2提供足夠的基極電位，使T2飽和，T2的發(fā)射極電流在R3上產生的壓降又為T3提供足夠的基極電位，使T3也飽和，所以輸出端的電位為VY = Vce_sat ≈0.3V（＜0.4V）， Vce_sat為T3飽和壓降。

可見實現(xiàn)了與非門的邏輯功能之一：輸入全為高電平時，輸出為低電平。

2）A、B任意一個輸入低電平≤0.8V（邏輯0）

?

當輸入端中有一個或幾個為低電平（邏輯0）時，T1的基極與發(fā)射級之間處于正向偏置，該發(fā)射結導通，T1的基極電位被鉗位到Vb1=VB+0.7≤1.5V。

1、當Vb1≤1.4時，T2和T3都截止。由于T2截止，由工作電源VCC流過R2的電流僅為T4的基極電流，這個電流較小，在R2上產生的壓降就小，可以忽略，所以Vb4≈VCC = 5V，使T4和D4導通，則有：VY=Vce=VCC-Vbe4-Ud=5-0.7-0.7=3.6V。

2、當1.4V＜Vb1≤1.5V時，T2放大導通狀態(tài)而T3依舊截止，所以在R2兩端會產生壓降，此時，Vb4 = VCC - V2，假設V2 ≤ 1.2V，那么VY=Vce=VCC-V2 - Vbe4-Ud=5-1.2-0.7-0.7≥2.4V。而實際上，邏輯門輸出電平≥2.4V就認為是高電平。

可見實現(xiàn)了與非門的邏輯功能的另一方面：輸入有低電平時，輸出為高電平。

綜合上述兩種情況，該電路滿足與非的邏輯功能，是一個與非門。