HDLBits (161) — 多路復(fù)用器
2022-06-14 02:49 作者:僚機(jī)Wingplane | 我要投稿
本題鏈接:
https://hdlbits.01xz.net/wiki/Bugs_mux4
這個 4 對 1 多路復(fù)用器不起作用。 修復(fù)存在的錯誤。
為你提供了一個沒有錯誤的 2 對 1 多路復(fù)用器:

題目

答案

輸出波形


wire 類型表示硬件單元之間的物理連線,由其連接的器件輸出端連續(xù)驅(qū)動。如果沒有驅(qū)動元件連接到 wire 型變量,缺省值一般為 "Z"。
輸入端口
模塊例化時,從模塊外部來講, input 端口可以連接 wire 或 reg 型變量。這與模塊聲明是不同的,從模塊內(nèi)部來講,input 端口必須是 wire 型變量。
輸出端口
模塊例化時,從模塊外部來講,output 端口必須連接 wire 型變量。這與模塊聲明是不同的,從模塊內(nèi)部來講,output 端口可以是 wire 或 reg 型變量。
輸入輸出端口
模塊例化時,從模塊外部來講,inout 端口必須連接 wire 型變量。這與模塊聲明是相同的。
參考內(nèi)容:
2.3 Verilog 數(shù)據(jù)類型 | 菜鳥教程:
https://www.runoob.com/w3cnote/verilog-data-type.html
5.2 Verilog 模塊例化 | 菜鳥教程:
https://www.runoob.com/w3cnote/verilog-generate.html
標(biāo)簽: