打破IC發(fā)展限制，向高密度封裝時(shí)代邁進(jìn) 集成電路封裝是指將制備合格芯片、元件等裝配到載體上，采用適當(dāng)連接技術(shù)形成電氣連接，安裝外殼，構(gòu)成有效組件的整個(gè)過(guò)程，封裝主要起著安放、固定、密封、保護(hù)芯片，以及確保電路性能和熱性能等作用。先進(jìn)封裝技術(shù)通過(guò)采用更緊湊、更高級(jí)設(shè)計(jì)和制程技術(shù)，可提供更高集成度，更小尺寸，更高性能及更低能耗芯片。通過(guò)將多個(gè)芯片堆疊，在顯著提高集成度及性能時(shí)，降低空間需求。在性能與能耗上，先進(jìn)封裝通過(guò)優(yōu)化設(shè)計(jì)與制程，可大幅提高信號(hào)傳輸速度，降低功耗。在制程技術(shù)上，先進(jìn)封裝采用如微細(xì)化焊球、超低k材料等創(chuàng)新技術(shù)，使得封裝電氣性能及散熱性能有顯著提升。未來(lái)封裝各類間距將會(huì)進(jìn)一步下降，Bump I/0間距將會(huì)縮小至50-40μm之間，重布層線寬間距將至2/2μm，高密度封裝時(shí)代漸行漸近。 橫向連接/縱向堆疊奠定先進(jìn)封裝技術(shù)基石 （1）倒裝：在I/O底板上沉積錫鉛球，將芯片翻轉(zhuǎn)加熱，利用熔融錫鉛球與陶瓷機(jī)板相結(jié)合來(lái)替換傳統(tǒng)打線鍵合；（2）重新布線(RDL)：將原來(lái)設(shè)計(jì)的IC線路接點(diǎn)位置(I/O pad)，通過(guò)晶圓級(jí)金屬布線制程和凸塊制程改變其接點(diǎn)位置，使IC能適用于不同的封裝形式；（3）晶圓級(jí)封裝：先在整片晶圓上同時(shí)對(duì)眾多芯片進(jìn)行封裝、測(cè)試，最后切割成單個(gè)器件，并直接貼裝到基板或PCB上，生產(chǎn)成本大幅降低，其中FI-WLP具有真正裸片尺寸的顯著特點(diǎn)，通常用于低輸入/輸出（I/O）數(shù)量（一般小于400）和較小裸片尺寸工藝當(dāng)中；FO-WLP初始用于將獨(dú)立的裸片重新組裝或重新配置到晶圓工藝中，并以此為基礎(chǔ)，通過(guò)批量處理、構(gòu)建和金屬化結(jié)構(gòu)，F(xiàn)an-Out的Bump可以長(zhǎng)到Die外部，封裝后IC也較Die面積更大（1.2倍最大）。（4）TSV：TSV貫穿2.5D/3D封裝應(yīng)用，TSV生產(chǎn)流程涉及到深孔刻蝕、PVD、CVD、銅填充、微凸點(diǎn)及電鍍、清洗、減薄、鍵合等二十余種設(shè)備，其中深孔刻蝕、氣相沉積、銅填充、CMP去除多余金屬、晶圓減薄、晶圓鍵合等工序涉及的設(shè)備最為關(guān)鍵。在2.5D封裝中TSV充當(dāng)多顆裸片和電路板之間橋梁，其中CoWoS為2.5D封裝中最突出代表，在3D中TSV用于堆疊，HBM為3D封裝最典型應(yīng)用。（5）混合鍵合：HB技術(shù)簡(jiǎn)化3D堆疊布線層，可實(shí)現(xiàn)更高互聯(lián)密度HB技術(shù),且可直接省略再布線，使設(shè)計(jì)難度降低，避免再布線及倒裝回流焊可提高可靠性。（6）板級(jí)埋入式封裝：將帶有多層導(dǎo)電金屬互連的超薄硅片埋入有機(jī)封裝基板的最上層，通過(guò)焊球與倒裝芯片的連接，以實(shí)現(xiàn)兩個(gè)或多個(gè)芯片之間的局部高密度互連，與臺(tái)積電的CoWoS-S封裝相比，EMIB封裝既不需要TSV工也不需要Si中介層，因此其具有封裝良率高、設(shè)計(jì)簡(jiǎn)單、成本更低等優(yōu)點(diǎn)。 材料與設(shè)備任重道遠(yuǎn)，制造與IDM廠商入駐先進(jìn)封裝，開辟中道工藝 從競(jìng)爭(zhēng)格局來(lái)看，各類半導(dǎo)體封裝材料市場(chǎng)集中度較高。日本廠商在各類封裝材料領(lǐng)域占據(jù)主導(dǎo)地位，部分中國(guó)大陸廠商已躋身前列（引線框架、包封材料），成功占據(jù)一定市場(chǎng)份額。在國(guó)產(chǎn)替代方面，根據(jù)頭豹研究院數(shù)據(jù)，中國(guó)半導(dǎo)體封裝材料整體國(guó)產(chǎn)化率約30%，其中引線框架、鍵合金屬絲的國(guó)產(chǎn)替化率最高，分別達(dá)到40%和30%，而陶瓷封裝材料、芯片粘結(jié)材料與封裝基板等材料國(guó)產(chǎn)化率僅5%-10%。先進(jìn)封裝處于晶圓制造與封測(cè)中的交叉區(qū)域。先進(jìn)封裝要求在晶圓劃片前融入封裝工藝步驟，具體包括應(yīng)用晶圓研磨薄化、線路重排（RDL）、凸塊制作（Bumping）及三維硅通孔（TSV）等工藝技術(shù)。先進(jìn)封裝更多在晶圓層面上進(jìn)行，采用前道制造方式來(lái)制作后道連接電路，工藝流程的相似性使得兩者使用設(shè)備也大致相同，其中倒裝就要采用植球、電鍍、光刻、蝕刻等前道制造的工藝，2.5D/3D封裝TSV技術(shù)就需要光刻機(jī)、涂膠顯影設(shè)備、濕法刻蝕設(shè)備等，從而使得晶圓制造與封測(cè)前后道制程中出現(xiàn)中道交叉區(qū)域。 芯粒IP復(fù)用延續(xù)摩爾定律，新建晶圓廠與產(chǎn)線擴(kuò)產(chǎn)共促封測(cè)需求 Chiplet技術(shù)背景下，可將大型單片芯片劃分為多個(gè)相同或者不同小芯片，這些小芯片可以使用相同或者不同工藝節(jié)點(diǎn)制造，再通過(guò)跨芯片互聯(lián)及封裝技術(shù)進(jìn)行封裝級(jí)別集成，降低成本的同時(shí)獲得更高的集成度。Chiplet優(yōu)勢(shì)：（1）接力摩爾定律，持續(xù)推進(jìn)經(jīng)濟(jì)效應(yīng)；（2）Chiplet助力良率及晶圓使用面積顯著性提升；（3）較SoC綜合成本下降；（4）芯粒IP化，設(shè)計(jì)周期及成本顯著降低。全球8寸、12寸晶圓產(chǎn)能有望持續(xù)提升，直接帶動(dòng)封裝需求；Fabless縱向拓展封測(cè)領(lǐng)域，有望帶動(dòng)先進(jìn)封裝多元發(fā)展；各大封測(cè)廠積極擴(kuò)產(chǎn)，為新一輪應(yīng)用需求增長(zhǎng)做好準(zhǔn)備。 投資建議 ChatGPT依賴大模型、大數(shù)據(jù)、大算力支撐，其出現(xiàn)標(biāo)志著通用人工智能的起點(diǎn)及強(qiáng)人工智能的拐點(diǎn)，未來(lái)算力將引領(lǐng)下一場(chǎng)數(shù)字革命，xPU等高端芯片需求持續(xù)增長(zhǎng)。先進(jìn)封裝為延續(xù)摩爾定理提升芯片性能及集成度提供技術(shù)支持，隨著Chiplet封裝概念持續(xù)推進(jìn)，先進(jìn)封裝各產(chǎn)業(yè)鏈（封裝/設(shè)備/材料/IP等）將持續(xù)受益。 建議關(guān)注 通富微電、長(zhǎng)電科技、華天科技、芯原股份、北方華創(chuàng)、華峰測(cè)控、華海誠(chéng)科、鼎龍股份、華封科技（未上市）